(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



1 (BÁIL BHARDA A BIRNI BHIR BAN AN AN THE BERN BHAR BAN ANN AN BAN BAN BAN BAN AN A

(43) 国際公開日 2003 年9 月12 日 (12.09.2003)

PCT

(10) 国際公開番号 WO 03/075256 A1

(51) 国際特許分類7:

G09G 3/30, 3/20, H05B 33/14

(21) 国際出願番号:

PCT/JP03/02578

(22) 国際出願日:

2003 年3 月5 日 (05.03.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2002-059553 特願2002-070730 2002年3月5日(05.03.2002) JP

2002年3月14日(14.03.2002) JP

(71) 出願人 (米国を除く全ての指定国について): 日本電気 株式会社 (NEC CORPORATION) [JP/JP]; 〒108-8001 東京都港区芝五丁目7番1号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 佐々木 勇男 (SASAKI,Isao) [JP/JP]; 〒108-8001 東京都 港区 芝五 丁目7番1号日本電気株式会社内 Tokyo (JP). 井口 康一 (IGUCHI, Koichi) [JP/JP]; 〒108-8001 東京都港 区 芝五丁目 7番 1号 日本電気株式会社内 Tokyo (JP).

(74) 代理人: 金田 暢之, 外(KANEDA, Nobuyuki et al.); 〒 107-0052 東京都港区赤坂1丁目9番20号第16興 和ビル8階 Tokyo (JP).


(81) 指定国 (国内): KR, US.

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR).

/毓葉有/

(54) Title: IMAGE DISPLAY AND ITS CONTROL METHOD

(54) 発明の名称: 画像表示装置およびその制御方法



(57) Abstract: An image display comprises a pixel having a drive transistor and a pixel display element connected in series between first and second power supply lines, a holding capacitor connected to the gate electrode of the drive transistor, and a selection transistor connected between a signal line and the gate electrode of the drive transistor. When the selection transistor is turned on, gradation pixel data is written in the holding capacitor through the signal line. The charge of the gradation pixel data written in the holding capacitor is released for a predetermined time through the drive transistor. Thereafter, the gate electrode of the drive transistor is made to float so as to hold the charge of the gradation pixel data held in the holding capacitor.

(57) 要約: 画像表示装置は、第1の電源線と第2の電源線との間に直列に接続された駆動トランジスタ及び画素 表示素子と、駆動トランジスタのゲート電極に接続された保持容量と、信号線と駆動トランジスタのゲート電極と の間に接続された選択トランジスタとを有する画素を備える。選択トラ





添付公開書類: — 国際調査報告書 2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

20

25



明細書

画像表示装置およびその制御方法

技術分野

本発明は、画像表示装置及びこの画像表示装置に用いられる制御方法に関し、例えば、有機 E L (エレクトロルミネセンス) ディスプレイなど、階調画素データに基づいて電流駆動される画素表示素子を用いた画像表示装置及びその画像表示装置に用いられる制御方法と、このような画像表示装置において有機 E L 素子などの電流制御素子を発光させるための駆動回路とその駆動方法とに関する。

背景技術

10 有機ELディスプレイなどのように、電流制御によって駆動される画素表示素子を用いた画像表示装置では、そのような画素表示素子すなわち電流制御素子を駆動するための駆動回路が1画素ごとに設けられており、このような駆動回路は各画素に対応して二次元状に多数配置されて画像表示装置が構成されている。各駆動回路では、駆動トランジスタのゲート・ソース間に接続された保持容量に対し、信号線から選択トランジスタを介して階調画素データが書き込まれ、その画素データは、表示期間中、保持容量に保持される。この場合、保持容量には、画素の表示輝度に対応した信号電荷が書き込まれ、この信号電荷に応じた電流が駆動トランジスタから画素表示素子に供給される。

この種の画像表示装置は、従来では、例えば、図1に示すように、表示パネル 10と、制御回路20と、信号線ドライバ30と、走査線ドライバ40とから構成されている。表示パネル10は、例えば、有機ELディスプレイなどで構成され、階調画素データDが印加される複数の信号線 X_1, \dots, X_n , X_n ,

制御回路20は、外部から供給される画像入力信号VDを信号線ドライバ30 に供給するとともに、垂直走査信号PVを走査線ドライバ40に供給する。信号

15

20

25

5 図2は、図1中の画素10_{1,1}(例えば、i=3, j=2)の電気的構成を示す 回路図である。

この画素10。は、電源線11と、接地線12と、nチャネル型MOS電界効 果トランジスタ(FET)(以下、「nMOS」という)で構成された選択トラ ンジスタ13ょと、保持容量14ょと、pチャネル型MOSFET(以下、「p MOS」という)で構成された駆動トランジスタ1532と、電流制御素子である 画素表示素子163.2と、寄生容量173.2とから構成されている。また、画素103.2 に隣接する図示しない画素 1 0_{4.2}, 1 0_{5.2}など、他の画素 1 0_{1.1}も、同様の構成に なっている。ここで、選択トランジスタ13ょと、保持容量14ょと、駆動トラ ンジスタ15₃₂と、画素表示素子16₃₂と、寄生容量17₃₂とは、駆動回路を構成 している。画素表示素子としては、例えば、有機EL素子が好ましく使用される。 選択トランジスタ13ぇ。は、ゲート電極を選択線(不図示)に接続され、ドレ イン電極を信号線X₃に接続され、ソース電極を駆動トランジスタ15_{3,2}のゲート 電極に接続されている。保持容量14₃₂は、駆動トランジスタ15₃₂のゲート電 極と電源線11との間に接続されている。駆動トランジスタ1532は、ゲート電 極を選択トランジスタ133.2のソース電極と保持容量143.2の一端に接続され、 ソース電極を電源線11に接続され、ドレイン電極を画素表示素子153.2のアノ ードに接続されている。画素表示素子163.2 は、駆動トランジスタ153.2 のドレ イン電極と接地線12との間に接続され、駆動トランジスタ153.2 の電流 | L3.2 に応じた輝度で発光する。寄生容量1732は、画素表示素子1632の両端の寄生 容量である。

この画素 $10_{3,2}$ では、選択期間中、すなわち、走査信号 V が走査線 Y_2 に印加されたとき、選択トランジスタ $13_{3,2}$ がオン状態となり、信号線 X_3 に入力された階調画素データ D が駆動トランジスタ $15_{3,2}$ のゲート・ソース間に印加される。このとき、保持容量 $14_{3,2}$ が充電される。次に、選択期間から非選択期間に切り替

10

15

25

わったとき、選択トランジスタ $1 \ 3_{3,2}$ がオフ状態になる。駆動トランジスタ $1 \ 5_{3,2}$ のゲート・ソース間電圧 V G S は、保持容量 $1 \ 4_{3,2}$ によって保持されるため、非選択期間中も、書き込まれた階調画素データ D に応じた電流 $1 \ L_{3,2}$ が駆動トランジスタ $1 \ 5_{3,2}$ から画素表示素子 $1 \ 6_{3,2}$ に供給され続ける。また、画素 $1 \ 0_{3,2}$ に隣接する画素 $1 \ 0_{4,2}$, $1 \ 0_{5,2}$ などでも、同様の動作が行われる。

しかしながら、上記従来の画像表示装置では、次のような問題点があった。

すなわち、図3に示すように、画素10 $_{3,2}$ の駆動トランジスタ15 $_{3,2}$ 、画素1 0 $_{4,2}$ の駆動トランジスタ15 $_{4,2}$ 、及び画素10 $_{5,2}$ の駆動トランジスタ15 $_{5,2}$ のVGS-IDS(ゲート・ソース間電圧-ドレイン・ソース間電流)特性は、個々の p M O S によってばらつきがある。特に、しきい値のばらつきが大きく、駆動トランジスタ15 $_{3,2}$ 、15 $_{4,2}$ 、15 $_{5,2}$ の各ゲート・ソース間に同一の階調画素データ D を印加しても、各ドレイン・ソース間電流IDSは、IL $_{3,2}$ 、IL $_{4,2}$ 、1L $_{5,2}$ と なり、それぞれ異なる。このため、画素10 $_{3,2}$ の画素表示素子16 $_{3,2}$ 、画素10 $_{4,2}$ の画素表示素子16 $_{4,2}$ 、及び画素10 $_{5,2}$ の画素表示素子16 $_{5,2}$ に流れる電流がばらつくので、これらの画素表示素子16 $_{3,2}$ 、16 $_{4,2}$ 、16 $_{5,2}$ の発光輝度にばらつきが発生する。さらに、非選択期間中も、駆動トランジスタのゲート・ソース間電圧 VGSは、保持容量によって保持されるため、階調画素データDが同じ場合でも、駆動トランジスタのばらつきに基づいて、駆動回路によって異なる電流が電流制 御素子に流れ続ける。

20 このように従来の画像表示装置では、同一の階調画素データすなわち信号電圧 を書き込んでも、各電流制御素子の発光輝度にばらつきが発生し、表示画面の画 質が低下するという問題点があった。

このような、駆動トランジスタのしきい値ばらつきによって生じる駆動電流のばらつきを防止するための方法として、R. Dawson らは、以下に述べる駆動回路を提案している (R. Dawson et al, "A Poly-Si Active-Matrix OLED Display with Integrated Drivers," SID' 99 DIGEST, pp. 11-14)。

図4は、R. Dawson らによる電流制御素子の駆動回路の構成を示したものである。この電流制御素子の駆動回路は、図4に示すように、電源線21と接地線22と信号線23との間に接続された、選択トランジスタ24Aと、保持容量25

25

と、駆動トランジスタ26と、電流制御素子27と、寄生容量28と、デカップ リング容量29と、スイッチングトランジスタ31,32とからなっている。

選択トランジスタ14Aは、pMOSからなり、ゲート電極を選択線(不図示)に接続され、ソース電極を信号線23に接続され、ドレイン電極をデカップリング容量29の一端に接続されている。保持容量25は、駆動トランジスタ26のゲート電極と電源線21との間に接続されている。駆動トランジスタ26は、pMOSからなり、ゲート電極をデカップリング容量19の他端と保持容量15の一端に接続され、ソース電極を電源線11に接続され、ドレイン電極をスイッチングトランジスタ32のソース電極に接続されている。

10 電流制御素子27は、スイッチングトランジスタ32のドレイン電極と接地線22との間に接続されていて、駆動トランジスタ26の電流に応じた輝度で発光する。寄生容量28は、電流制御素子27の両端の寄生容量である。デカップリング容量29は、選択トランジスタ24Aのドレイン電極と駆動トランジスタ26のゲート電極との間に接続されていて、これらの間を直流的に分離する。スイッチトランジスタ31は、pMOSからなり、ゲート電極をリセット線(不図示)に接続され、ソース電極を駆動トランジスタ26のゲート電極に接続され、ドレイン電極を駆動トランジスタ26のドレイン電極に接続されている。スイッチングトランジスタ32は、pMOSからなり、ゲート電極をリセット線に接続され、ソース電極を駆動トランジスタ26のドレイン電極に接続され、ドレイン電極を駆動トランジスタ26のドレイン電極に接続され、ドレイン電極を電流制御素子27の一端に接続されている。

図5は、図4に示した従来の電流制御素子の駆動回路の動作を説明するタイミングチャートである。以下、図4に示した電流制御素子の駆動回路の動作を説明する。

図4に示した駆動回路では、選択期間が始まる前に、電流制御素子27の寄生容量28を放電し、駆動トランジスタ26のドレイン電圧VDを接地線電位にしておく必要がある。また、信号線23の電圧を電源線21の電圧VDDにしておく。

選択期間が開始されたとき、ロウ方向の選択信号を選択線に与えることによって、選択トランジスタ24Aをオンにし、リセットドライバ(不図示)からリセ

10

15

ット信号をリセット線に与えることによって、スイッチングトランジスタ31をオンにし、スイッチングトランジスタ32をオフにすると、駆動トランジスタ26のゲート電極とドレイン電極とを電気的に接続した状態で、保持容量25に蓄積された電荷の放電が開始される。この状態で、充分、時間が経過すると、駆動トランジスタ26のゲート電圧VGがしきい値VTまで降下する。その後、スイッチングトランジスタ31をオフにして、駆動トランジスタ26のゲート電極をフローティングにする。

次に、信号線23からの入力電圧が、電源線21の電圧VDDから書き込み電 EVDATAに切り替えられると、駆動トランジスタ26のゲート・ドレイン間 電圧VGSは、デカップリング容量29の容量値CDと、保持容量25の容量値 CSとの容量分割によって、下式で与えられるようになる。

VGS=VG-VDD

 $=VT+CD\cdot (VDATA-VDD) / (CS+CD) \cdots (1)$

トランジスタのドレイン・ソース間電流値は、一般に、(VGS-VT)の関数で表されるが、上式からわかるように、(VGS-VT)がVDATAで決まるので、駆動トランジスタ26のしきい値にばらつきがあっても、それが補正される。

しかしながら、図4に示した回路では、1画素に対して4個のトランジスタが必要になるだけでなく、保持容量のほかに、デカップリング容量が必要になる。 したがって、画素の開口率が低下して、製造プロセス的にも困難になるという問題がある。また、デカッップリング容量CDの値が小さいと、書き込み電圧VDATAをより大きくしなければならないので、CD>CSにすることが望ましいが、そのためには、デカッップリング容量CDを形成するためのチップ面積が大きくなるという問題もある。さらに、選択期間前における電流制御素子の寄生容 25 量の放電に時間がかかり、寄生容量放電の操作が複雑になるという欠点も持っている。

発明の開示

本発明の目的は、各画素表示素子の発光輝度のばらつきを抑え、表示画面の画質が向上する画像表示装置を提供することにある。

20

25

本発明の別の目的は、このような画像表示装置に用いられる制御方法を提供することにある。

本発明のさらに別の目的は、最小限の素子構成で、駆動トランジスタのしきい値ばらつきを補正することが可能な、電流制御素子の駆動回路を提供することにある。

本発明のさらに別の目的は、最小限の素子構成で、駆動トランジスタのしきい値ばらつきを補正することが可能な、電流制御素子の駆動回路の駆動方法を提供することにある。

本発明の第1の様相によれば、画像表示装置は、第1の電源線と第2の電源線との間に直列に接続された駆動トランジスタ及び画素表示素子と、駆動トランジスタのゲート電極に接続された保持容量と、信号線と駆動トランジスタのゲート電極との間に接続された選択トランジスタとを有する画素と、選択トランジスタをオン状態にすることにより信号線から保持容量へ階調画素データを書き込み、保持容量に書き込まれた階調画素データの電荷を駆動トランジスタを介して一定時間放電し、この後、駆動トランジスタのゲート電極をフローティングにすることにより保持容量に蓄積された階調画素データの電荷を保持する制御手段と、を備える。

本発明の第2の様相によれば、画像表示装置の制御方法は、第1の電源線と第2の電源線との間に直列に接続された駆動トランジスタ及び画素表示素子と、駆動トランジスタのゲート電極に接続された保持容量と、信号線と駆動トランジスタのゲート電極との間に接続された選択トランジスタとを有する画素と、を含む画像表示装置を制御する際に、選択トランジスタをオン状態にすることにより、信号線から保持容量へ階調画素データを書き込む画素データ書込み段階と、保持容量に書き込まれた階調画素データの電荷を駆動トランジスタを介して一定時間放電する放電段階と、放電段階の後、駆動トランジスタのゲート電極をフローティングにすることにより保持容量に蓄積された階調画素データの電荷を保持する画素データ保持段階と、を有する。

本発明の第3の様相によれば、電流制御素子の駆動回路は、第1の電源線と第2の電源線との間に直列に接続された駆動トランジスタと電流制御素子と、駆動

10

15

トランジスタのゲート電極に接続された保持容量と、信号線と駆動トランジスタのゲート電極との間に接続された選択トランジスタとを備え、駆動回路の選択期間に、選択トランジスタをオンにして信号線から第1の信号電圧を入力し、保持容量に書き込まれた信号電荷を駆動トランジスタを経て放電したのち、信号線から第2の信号電圧を入力して保持容量に保持し、駆動回路の非選択期間に、選択トランジスタをオフにして駆動トランジスタを経て電流制御素子に電流を流す。

本発明の第4の様相によれば、駆動回路は、第1の電源線と第2の電源線との間に直列に接続された駆動トランジスタと電流制御素子と、駆動トランジスタのゲート電極に接続された保持容量と、信号線と駆動トランジスタのゲート電極との間に接続された選択トランジスタとを備えており、この駆動回路は、駆動回路の選択期間に、選択トランジスタをオンにして信号線から第1の信号電圧を入力し、保持容量に書き込まれた信号電荷を駆動トランジスタを経て放電させる段階と、信号線から第2の信号電圧を入力して保持容量に保持させる段階と、駆動回路の非選択期間に、選択トランジスタをオフにして駆動トランジスタを経て電流制御素子に電流を流す段階と、を有する駆動方法によって駆動される。

図面の簡単な説明

- 図1は、従来の画像表示装置の電気的構成を示すブロック図である。
- 図2は、図1に示す画像表示装置における画素の電気的構成を示す回路図である。
- 20 図3は、各画素の駆動トランジスタのIDS-VGS特性を示すグラフである。
 - 図4は、従来の電流制御素子の駆動回路の構成の一例を示す図である。
 - 図5は、図4に示した回路の動作を説明するタイミングチャートである。
 - 図6は、本発明の第1の実施形態による画像表示装置の電気的構成を示すプロック図である。
- 25 図7は、図6に示した画像表示装置における画素及びそれに隣接する画素の電 気的構成を示す回路図である。
 - 図8は、画像表示部の動作を説明するタイムチャートである。
 - 図9は、駆動トランジスタのIDS-VGS特性を示すグラフである。
 - 図10は、画素表示素子のVL-IL特性を示すグラフである。



図11は、各画素の駆動トランジスタのIDS-VGS特性を示すグラフである。

図12は、各画素の駆動トランジスタのゲート・ソース間電圧VGSの過渡特性を示すグラフである。

5 図13は、各画素の駆動トランジスタのドレイン電流のIDSの過渡特性を示すグラフである。

図14は、各画素の駆動トランジスタのIDS-VGS特性を示すグラフである。

図15は、各画素の駆動トランジスタのIDS-VGS特性を示すグラフであ 10 る。

図16は、本発明の第2の実施形態に基づく画像表示装置の電気的構成を示す ブロック図である。

図17は、図16に示す画像表示装置における画素の電気的構成を示す回路図である。

15 図18は、画像表示部の動作を説明するタイムチャートである。

図19は、本発明の第3の実施形態に基づく画像表示装置の電気的構成を示す ブロック図である。

図20は、図19に示す画像表示装置における画素の電気的構成を示す回路図である。

20 図21は、画像表示部の動作を説明するタイムチャートである。

図22は、本発明の第4の実施形態に基づく画像表示装置の電気的構成を示す ブロック図である。

図23は、画像表示部の動作を説明するタイムチャートである。

図24は、本発明の第5の実施形態に基づく画像表示装置の電気的構成を示す 25 ブロック図である。

図25は、図24に示す画像表示装置における画素の電気的構成を示す回路図である。

図26は、本発明の第6の実施形態に基づく画像表示装置の電気的構成を示すプロック図である。




図27は、図26に示す画像表示装置における画素の電気的構成を示す回路図である。

図28は、本発明の第7の実施形態に基づく画像表示装置の電気的構成を示す ブロック図である。

5 図29は、図28に示す画像表示装置における画素の電気的構成を示す回路図である。

図30は、本発明の第8の実施形態に基づく画像表示装置の電気的構成を示すブロック図である。

図31は、本発明の第9の実施形態に基づく画像表示装置の電気的構成を示す 10 ブロック図である。

図32は、図31に示す画像表示装置における画素の電気的構成を示す回路図である。

図33は、画像表示部の動作を説明するタイムチャートである。

図34は、画像表示部の動作を説明するタイムチャートである。

15 図35は、本発明の第10の実施形態に基づく画像表示装置の電気的構成を示すプロック図である。

図36は、図35に示す画像表示装置における画素の電気的構成を示す回路図である。

図37は、本発明の第11の実施形態に基づく画像表示装置の電気的構成を示 20 すブロック図である。

図38は、図37に示す画像表示装置における画素の電気的構成を示す回路図である。

図39は、画像表示部の動作を説明するタイムチャートである。

図40は、本発明の第12の実施形態に基づく画像表示装置の電気的構成を示 25 すプロック図である。

図41は、図40に示す画像表示装置における画素の電気的構成を示す回路図である。

図42は、本発明の第13の実施形態に基づく電流制御素子の駆動回路の構成 を示す回路図である。



図43は、図42に示す電流制御素子の駆動回路の動作を説明するタイミングチャートである。

図44は、図42に示す回路における駆動トランジスタのIDS-VGS特性を示すグラフである。

5 図45は、図42に示す回路における電流制御素子のIL-VL特性を示すグラフである。

図46は、駆動トランジスタの特性がばらついているときのIDS-VGS特性を示すグラフである。

図47は、駆動トランジスタの特性がばらついているときのゲート・ソース間 10 電圧VGSの過渡特性を示すグラフである。

図48は、本発明の第14の実施形態に基づく電流制御素子の駆動回路の動作 を説明するタイミングチャートである。

図49は、本発明の第15の実施形態に基づく電流制御素子の駆動回路の構成 を示す回路図である。

15 図 5 0 は、図 4 9 に示す電流制御素子の駆動回路の動作を説明するタイミング チャートである。

図51は、本発明の第16の実施形態に基づく電流制御素子の駆動回路の構成 を示す回路図である。

図52は、図51に示す電流制御素子の駆動回路の動作を説明するタイミング 20 チャートである。

図53は、本発明の第17の実施形態に基づく電流制御素子の駆動回路の構成 を示す回路図である。

図54は、本発明の第19の実施形態に基づく電流制御素子の駆動回路の構成 を示す回路図である。

25 図 5 5 は、本発明の第 2 0 の実施形態に基づく電流制御素子の駆動回路の構成 を示す回路図である。

発明を実施するための最良の形態

以下、図面を参照して、この発明の実施の形態について説明する。

第1の実施形態

10

15

20

25

図6は、この発明の第1の実施形態に基づく画像表示装置の電気的構成を示すプロック図である。

画像表示装置は、表示パネル50と、制御回路60と、信号線ドライバ70と、走査線ドライバ80と、リセット信号線ドライバ90とから構成されている。表示パネル50は、例えば、有機ELディスプレイなどで構成され、階調画素データDが印加される複数の信号線 X_1, \dots, X_n 、走査信号Vが印加される複数の走査線 Y_1, \dots, Y_n 、リセット信号Qが印加される複数のリセット信号線 R_1, \dots, R_n 、及び各信号線 X_1, \dots, X_n 、 X_n 、 X_n 、 X_n と各走査線 Y_1, \dots, Y_n , Y_n の交差箇所に設けられた複数の画素 $S_{0_{1,1}}$ ($i=1, 2, \dots, n$ 、 $i=1, 2, \dots, m$) を有し、これらの画素 $S_{0_{1,1}}$ のうちの走査信号V によって選択された走査線上の画素に階調画素データV を表示する。

図 7 は、図 6 中の画素 $50_{1,1}$ (例えば、i=3, j=2) とこの画素に隣接する画素」の電気的構成を示している。画素 $50_{3,2}$ は、電源線 51 と、接地線 52 と、選択トランジスタ $53_{3,2}$ と、保持容量 $54_{3,2}$ と、駆動トランジスタ $55_{3,2}$ と、画素表示素子 $56_{3,2}$ と、寄生容量 $57_{3,2}$ と、リセットトランジスタ $58_{3,2}$ とから構成されている。電源線 51 には、接地線 52 を基準として電源電圧 Vcc が供給されている。選択トランジスタ $53_{3,2}$ は、例えば n MOS で構成され、ドレイン電極が信号線 X_3 、ソース電極がノード N1、及びゲート電極が走査線 Y_2 に接続され、走査信号 Vcc に基づいて信号線 X_3 とノード N1 との間の導通状態をオン/オフ制御

する。

20

25

保持容量5432は、ノードN1とノードN2との間に接続され、駆動トランジ スタ553.2のソース電極とゲート電極との間の電圧を保持する。駆動トランジス タ55₃₂は、例えばnMOSで構成され、ドレイン電極が電源線51(電源電圧 5 Vcc)、ソース電極がノードN2、及びゲート電極がノードN1に接続され、 ソース電極とゲート電極との間の電圧に基づいて制御される出力電流!Lを電源 電圧VccからノードN2へ流す。画素表示素子563.2は、アノードがノードN 2、及びカソードが接地線52に接続されると共に、アノードとカソードとの間 に寄生容量5732を有し、駆動トランジスタ5532の出力電流 | Lに基づいた階 10 調の画素を表示する。画素表示素子56減としては、有機EL素子が好ましく使 用される。リセットトランジスタ58。は、例えばnMOSで構成され、ドレイ ン電極がノードN2、ソース電極が接地線52、及びゲート電極がリセット信号 線 R₂に接続され、リセット信号Qに基づいてノードN2と接地線52との間の導 通状態をオン/オフ制御する。また、画素50_{3.2}に隣接する画素50_{2.2},50_{4.2}も、 15 それぞれ選択トランジスタ53٫٫、駆動トランジスタ55٫٫、選択トランジスタ 53_{4.2}、駆動トランジスタ55_{4.2}などを有し、同様の構成になっている。他の画 素50iuも、同様の構成になっている。

図8は、図7に示した画像表示部50 $_{3,2}$ の動作を説明するためのタイムチャートである。図9は。駆動トランジスタ55 $_{3,2}$ の I D S - V G S 特性を示し、図10は、画素表示素子56 $_{3,2}$ の V L - I L 特性を示し、図11は、各画素の駆動トランジスタ55 $_{3,2}$ 、55 $_{2,2}$ 、55 $_{4,2}$ の I D S - V G S 特性を示し、図12は、各画素の駆動トランジスタ55 $_{3,2}$ 、55 $_{2,2}$ 、55 $_{4,2}$ の V G S (ゲート・ソース間電圧)の過渡特性を示し、図13は、各画素の駆動トランジスタ55 $_{3,2}$ 、55 $_{2,2}$ 、55 $_{4,2}$ の I D S - V G S 特性を示し、図15は、各画素の駆動トランジスタ55 $_{3,2}$ 、55 $_{2,2}$ 、55 $_{4,2}$ の I D S - V G S 特性を示し、図15は、各画素の駆動トランジスタ55 $_{3,2}$ 、55 $_{2,2}$ 、55 $_{4,2}$ の I D S - V G S 特性を示し、図15は、各画素の駆動トランジスタ55 $_{3,2}$ 、55 $_{2,2}$ 、55 $_{4,2}$ の I D S - V G S 特性を示している。これらの図を参照して、図6に示した画像表示装置の制御方法について説明する。

非選択期間 T 1 では、選択トランジスタ 5 $3_{3,2}$ 及びリセットトランジスタ 5 8 3.2は、オフ(遮断)状態になっている。時刻 t 1 において選択期間 T 2 が開始す

10 次に、時刻 t 2 において、リセットトランジスタ $58_{3,2}$ がオン状態からオフ状態になると共に、信号線 X_3 の電圧 $V \times が 0 V$ からV D A T Aに遷移し、階調画素データDが書き込まれる(画素データ書込み処理)。この直後では、駆動トランジスタ 55_3 のゲート・ソース間電圧V G S は、

 $VGS=VDATA\times CL/(CH+CL)$

15 ただし、

CH;保持容量5430容量値

CL;寄生容量5732の容量値

となる。また、駆動トランジスタ553つソース電圧VSは、

 $VS = VDATA \times CH / (CH + CL)$

20 となる。

このとき、駆動トランジスタ553,2のゲート・ソース間電圧 V G S は、図19に示す V G S ー I D S 特性において、その駆動トランジスタ553,2のしきい値 V T よりも大きくなっている(すなわち、V G S > V T)。また、画素表示素子563,2の端子間電圧 V L、すなわち駆動トランジスタ553,2のソース電圧 V S は、図20に示す V L ー I L 特性において、電流 I L が流れ始める電圧 V O F F よりも小さくなっている(すなわち、V S < V O F F)。駆動トランジスタ553,2のゲート・ソース間電圧 V G S は、しきい値 V T よりも大きい(V G S > V T)ため、この駆動トランジスタ553,2のドレイン・ソース間に電流 I L が流れる。この電流 I L によって寄生容量 573,2に電荷が充電され、画素表示素子563,2の端

子間電圧 V L、すなわち駆動トランジスタ 5 5 3, 2 のソース電圧 V S が上昇する。 同時に、駆動トランジスタ 5 5 3, 2 のゲート電圧 V G が一定値の V D A T A であるため、駆動トランジスタ 5 5 3, 2 のゲート・ソース間電圧 V G S は、減少しつつ、しきい値 V T に近づく。すなわち、駆動トランジスタ 5 5 3, 2 のソース電圧 V S は、 [V D A T A - V T] に近づく。

ここで、駆動トランジスタ $55_{3,2}$ 及び図 7 中の駆動トランジスタ $55_{2,2}$, $55_{4,2}$ は、図示しないガラス基板上に形成される薄膜トランジスタなどであるため、ドレイン・ソース間電流 1 D 5 とゲート・ソース間電圧 1 C 5 C

この実施形態では、個々の駆動トランジスタ552,2,553,2,554,2のゲート・ソース間電圧VGSがしきい値VTa,VTb,VTcになる時刻ta,tb,tcより前の任意の時刻tsにおいて、選択トランジスタ532,553,2,534,2 をオフ状態にして保持容量542,2,543,2,544,2に蓄積された電荷の放電を停止し(第2の放電処理)、非選択期間T3に移る。この場合、保持容量542,2,543,2,544,2に信号電荷が書き込まれた後、蓄積された信号電荷は駆動トランジスタ552,2,553,2,554,2のうちの電流能力の大きいトランジスタは、より大きい放電電流を流すので、ゲート・ソース間電圧VGSはより早く減少し、電流の減少速度が大きい。一方、電流能力の小さいトランジスタでは、より小さな放電電流が流れるので、より遅くゲート・ソース間電圧VGSはより小さな放電電流が流れるので、より遅くゲート・ソース間電圧VGSは

例えば、図14に示すように、設定された階調電流に対応する一定の信号電圧

20

VGS1が保持容量 $5.4_{2,2}$, $5.4_{3,2}$, $5.4_{4,2}$ に書き込まれたとき、電流能力の大きいトランジスタでは電流値 1.DS1 の電流が流れ、電流能力の小さいトランジスタでは電流値 1.DS1 の電流が流れる。このため、平均的な電流能力のトランジスタの電流値を 1.DS1 とすると、 $\Delta 1.DS1$ 1.DS1 (ただし、 $\Delta 1.DS1$ 1.DS1) のばらつきが発生する。この実施形態では、図1.5に示すように、設定された階調電流に対応する信号電圧 1.DS1 1.DS1

10 この後、保持容量 5 4 2,2, 5 4 3,2, 5 4 4,2に蓄積された電荷は、駆動トランジスタ 5 5 2,2, 5 5 3,2, 5 5 4,2を介して一定時間放電され、ゲート・ソース間電圧 V G S は、図 1 5 中の各矢印で示された方向に減少する。ゲート・ソース間電圧 V G S は、電流能力の大きいトランジスタでは早く減少し、電流能力の小さいトランジスタでは遅く減少するので、放電停止後の電流のばらつきΔ I D S 3 / I D S 3 は、信号電圧の書込み直後の電流のばらつきΔ I D S 2 / I D S 2 よりも小さくなる。

駆動トランジスタ5 $5_{2,2}$ 、 $5_{3,2}$ 、 $5_{3,2}$ 、 $5_{4,2}$ の特性は、一般にゲート・ソース間電圧の大きい方がドレイン・ソース間の電流のばらつきが小さいので、ばらつき Δ I S D 2 \angle I D S 2 も、ばらつき Δ I D S 1 \angle I D S 1 より小さくなり、電流のばらつきがより低減される。その結果、時刻 t 2 から一定時間後の時刻 t s に放電を停止させ、非選択期間 T 3 に切り替わったとき、平均的な電流に対する電流のばらつき、すなわち [(電流能力の大きいトランジスタを流れる電流ー電流能力の小さいトランジスタを流れる電流) \angle 平均的なトランジスタを流れる電流] が画素データの書込み後の電流 I L のばらつきよりも小さくなる。

25 非選択期間T3に移ると、選択トランジスタ53 $_{2,2}$, 53 $_{3,2}$, 53 $_{4,2}$ がオフ状態に遷移し、駆動トランジスタ55 $_{2,2}$, 55 $_{3,2}$, 55 $_{4,2}$ の各ゲート電極がフローティング状態になり、これらの駆動トランジスタ55 $_{2,2}$, 55 $_{3,2}$, 55 $_{4,2}$ の各ゲート・ソース間電圧VGSは、保持容量54 $_{2,2}$, 54 $_{3,2}$, 54 $_{4,2}$ によってそれぞれ保持される(電荷保持処理)。すなわち、駆動トランジスタ55 $_{2,2}$, 55 $_{3,2}$, 55 $_{4,2}$ の各

ソース電圧 V S は、寄生容量 5 $7_{2,2}$, 5 $7_{3,2}$, 5 $7_{4,2}$ に電荷が充電されるにつれて上昇し、駆動トランジスタ 5 $5_{2,2}$, 5 $5_{3,2}$, 5 $5_{4,2}$ のゲート電圧 V G も保持容量 6 $4_{2,2}$, 5 $4_{3,2}$, 5 $4_{4,2}$ を介してゲート・ソース電圧 V G S を一定に維持したまま同時に上昇する。

5 画素表示素子 5 6 2,2, 5 6 3,2, 5 6 4,2の端子間電圧 V L (= V S) が、駆動トランジスタ 5 5 2,2, 5 5 3,2, 5 5 4,2のゲート・ソース間電圧 V G S によって決まる電流 | Lを流すのに充分な電圧に到達すると、これらの駆動トランジスタ 5 5 2,2, 5 5 3,2, 5 5 4,2のゲート電圧 V G 及びソース電圧 V S の上昇が停止し、一定となる。この後、駆動トランジスタ 5 5 2,2, 5 5 3,2, 5 5 4,2のゲート・ソース間電圧 V G S が保持容量 5 4 2,2, 5 4 3,2, 5 4 4,2によって保持されるため、画素表示素子 5 6 2,2, 5 6 3,2, 5 6 4,2に一定の電流 | Lが流れ続ける。非選択期間 T 3 に画素表示素子 5 6 2,2, 5 6 3,2, 5 6 4,2に流れる電流 | Lの大きさは、保持容量 5 4 2,2, 5 4 3,2, 5 4 4,2に書き込まれる信号電荷と、設定された放電時間(時刻 t 2 と時刻 t s との間隔)とに基づいて調整され、輝度階調に相当する電流 | Lが流れるように設定される。

以上のように、この第1の実施形態では、設定された階調電流に対応する信号電圧 V G S 1 より大きい信号電圧 V G S 2 が駆動トランジスタ 5 $5_{2,2}$, 5 $5_{3,2}$, 5 $5_{4,2}$ のゲート電極に書き込まれ、保持容量 5 $4_{2,2}$, 5 $4_{3,2}$, 5 $4_{4,2}$ に蓄積された電荷は、駆動トランジスタ 5 $5_{2,2}$, 5 $5_{3,2}$, 5 $5_{4,2}$ を介して一定時間放電されるので、駆動トランジスタ 5 $5_{2,2}$, 5 $5_{3,2}$, 5 $5_{4,2}$ のドレイン・ソース間の電流のばらつきが小さくなる。このため、画素表示素子 5 $6_{2,2}$, 5 $6_{3,2}$, 5 $6_{4,2}$ に流れる電流のばらつきが小さくなり、画素表示素子 5 $6_{2,2}$, 5 $6_{3,2}$, 5 $6_{4,2}$ で表示される画素の輝度階調のばらつきが小さくなって表示画面の画質が向上する。

第2の実施形態

20

25 図16は、本発明の第2の実施形態に基づく画像表示装置の電気的構成を示す ブロック図であり、ここで、第1の実施形態を示す図6中の要素と共通の要素に は、共通の符号が付されている。

この形態の画像表示装置では、図6中の制御回路60及び表示パネル50に代えて、異なる機能を有する制御回路60B及び異なる構成の表示パネル50Bが

10

15

20

25

設けられている。制御回路 60 B は、図 6 中のリセット制御信号 R A とは異なるタイミングのリセット制御信号 R B をリセット信号線ドライバ 90 に供給する。表示パネル 50 B は、図 6 中の画素 50 」、に代えて、異なる構成の画素 50 B 」、が設けられている。他は、図 6 に示したものと同様の構成である。

図17は、図16に示した画像表示装置における画素50B_{1,j}(例えば、i=3,j=2)の電気的構成を示す回路図であり、ここでは、第1の実施形態での画素を示す図7中の要素と共通の要素には、共通の符号が付されている。

画素 $50B_{3,2}$ では、図17に示すように、リセットトランジスタ $58_{3,2}$ は、ドレイン電極がノードN1に接続され、リセット信号Qに基づいてノードN1と接地線 52との間の導通状態をオン/オフ制御する。他は、図7に示した画素と同様の構成になっている。また、画素 $50B_{3,2}$ に隣接する図示しない画素 $50B_{2,2}$ 、 $50B_{4,2}$ なども、同様の構成になっている。

図18は、図17に示した画像表示部50 $B_{3,2}$ の動作を説明するためのタイムチャートである。図18を参照して、図16に示した画像表示装置の表示制御方法について説明する。

非選択期間T1では、選択トランジスタ53 $_{3,2}$ はオフ状態であり、時刻t1においてリセット信号Qがリセット信号線 R_2 に印加されてリセットトランジスタ58 $_{3,2}$ オフ状態からオン(導通)状態になる。リセットトランジスタ58 $_{3,2}$ がオン状態であるため、駆動トランジスタ55 $_{3,2}$ のゲート電圧VGが0Vとなる。このため、駆動トランジスタ55 $_{3,2}$ のゲート・ソース間電圧VGSは、負の電圧となるため、この駆動トランジスタ55 $_{3,2}$ がオフ状態となる。このとき、寄生容量57 $_{3,2}$ に蓄積されている電荷は、画素表示素子56 $_{3,2}$ を介して接地線52に放電される(第1の放電処理)。リセットトランジスタ58 $_{3,2}$ がオン状態(導通状態)になってから十分な時間が経過すると、寄生容量57 $_{3,2}$ に蓄積していた電荷は全て放電され、駆動トランジスタ55 $_{3,2}$ のソース電圧VSが0Vとなる。

次に、時刻 t 2 において、選択期間 T 2 が開始すると、リセットトランジスタ $58_{3,2}$ はオフ状態になり、選択トランジスタ $53_{3,2}$ がオン状態になる。このとき、信号線 X_3 の電圧 $V \times が0 V$ から V D A T A に遷移し、階調画素データ D が 書き込まれる(画素データ書込み処理)。この直後では、駆動トランジスタ $55_{3,2}$ のゲ

10

15

20



ート・ソース間電圧VGSは、保持容量54_{3,2}の容量値CHと電流制御素子の寄 生容量9の容量値CLから、

 $VGS=VDATA\times CL/(CH+CL)$

となる。また、駆動トランジスタ553.2のソース電圧VSは、

 $VS = VDATA \times CH / (CH + CL)$

となる。このとき、駆動トランジスタ55 $_{3,2}$ のゲート・ソース間電圧VGSは、第1の実施形態の図9に示すように、駆動トランジスタ55 $_{3,2}$ のしきい値VTよりも大きくなっている(すなわち、VGS>VT)。また画素表示素子56 $_{3,2}$ の端子間電圧VLすなわち駆動トランジスタ55 $_{3,2}$ のソース電圧VSは、第1の実施形態の図10に示すVL-IL特性において、電流ILが流れ始める電圧VOFFよりも小さくなっている(すなわち、VS<VOFF)。これ以降は、第1の実施形態と同様の動作が行われ、第1の実施形態と同様の利点がある。

第3の実施形態

図19は、本発明の第3の実施形態に基づく画像表示装置の電気的構成を示す ブロック図であり、ここでは、第1の実施形態を示す図6中の要素と共通の要素 には共通の符号が付されている。

図19に示した画像表示装置では、図6に示した画像表示装置中の制御回路60及び表示パネル50に代えて、異なる機能を有する制御回路60C及び異なる構成の表示パネル50Cが設けられている。また、図6中のリセット信号線ドライバ90は、削除されている。制御回路60Cは、制御回路60とは異なるタイミングで画像入力信号VDを信号線ドライバ70に供給する。表示パネル50Cでは、図6中の画素50点に代えて、異なる構成の画素50C点が設けられている。他は、図6に示した画像表示装置と同様の構成である。

図20は、図19に示した画像表示装置中の画素50C_{1,j}(例えば、i=3, 25 j=2)の電気的構成を示す回路図であり、ここでは、第1の実施形態を示す図7中の要素と共通の要素には共通の符号が付されている。

この画素 $50C_{3,2}$ では、図 20に示すように、図 7に示されていたリセットトランジスタ $58_{3,2}$ 及びリセット信号線 R_2 が削除されている。他は、図 7 に示したものと同様の構成である。また、画素 $50C_{3,2}$ に隣接する画素 $50C_{2,2}$, $50C_{4,2}$

10

15

20

25

なども、同様の構成になっている。

図21は、図20に示した画像表示部50 $C_{3,2}$ の動作を説明するためのタイムチャートである。図21を参照して、図19に示した画像表示装置の表示制御方法について説明する。

非選択期間T1では、選択トランジスタ53 $_{3,2}$ はオフ状態であり、時刻t1において選択期間T2が開始すると、選択トランジスタ53 $_{3,2}$ がオフ状態からオン状態に遷移する。このとき、信号線 X_3 に入力される電圧 $V \times$ は、接地線52と同じ0Vであり、かつ選択トランジスタ53 $_{3,2}$ がオン状態であるため、保持容量54 $_{3,2}$ の電荷の放電が開始する。また、同時に寄生容量57 $_{3,2}$ の電荷が画素表示素子56 $_{3,2}$ を介して放電される。選択期間T2が開始してから十分な時間が経過すると、駆動トランジスタ55 $_{3,2}$ のゲート電圧V G とソース電圧V S は O V となる。また、駆動トランジスタ55 $_{3,2}$ のゲート・ソース間電圧V G S が O V であるため、この駆動トランジスタ55 $_{3,2}$ のドレイン・ソース間には電流は流れない。

次に、時刻 t 2 において、信号線 X_3 の電圧 $V \times \mathring{m} \circ V$ D A T A に遷移し、階調画素データD が書き込まれる(画素データ書込み処理)。これ以降は、第 1 の実施形態と同様の動作が行われ、第 1 の実施形態と同様の利点がある。

第4の実施形態

図22は、本発明の第4の実施形態に基づく画像表示装置の電気的構成を示す ブロック図であり、ここでは、第1の実施形態を示す図6中の要素、及び第3の 実施形態を示す図19中の要素と共通の要素には共通の符号が付されている。

第4の実施形態の画像表示装置では、図6に示した画像表示装置における制御回路60、表示パネル50、及びリセット信号線ドライバ90に代えて、新たな機能が付加された制御回路60Dと、図19に示したものと同じ表示パネル50Cと、電源線電圧切替回路100とが設けられている。制御回路60Dは、制御回路60の機能に加え、電源線切替制御信号VCを電源線電圧切替回路100に供給する機能を有している。電源線電圧切替回路100は、電源線51に供給される電圧を電源線切替制御信号VCに基づいて電源電圧Vcc又はグランドレベル(0V)に切り替える。

図23は、この第4の実施形態で用いる画像表示部50℃32(図20参照)の

動作を説明するためのタイムチャートである。図23を参照して、この形態の画像表示装置の制御方法について説明する。

非選択期間T1では、選択トランジスタ533,2はオフ状態であり、時刻t1において選択期間T2が開始すると、選択トランジスタ533,2がオフ状態からオン状態に遷移する。このとき、信号線×3に入力される電圧V×は、駆動トランジスタ553,2がオン状態になるような十分大きい電圧とする。同時に電源線51の電圧を0Vにする。駆動トランジスタ553,2がオン状態になっているため、寄生容量573,2の電荷が同駆動トランジスタ553,2を介して放電される。駆動トランジスタ553,2のソース電圧VSが0Vとなった後、信号線×3に入力される電圧V×が0Vになり、かつ選択トランジスタ533,2がオン状態であるため、時刻t2において、保持容量543,2の電荷が放電されてゲート電圧VGが0Vになる。この後、電源線51の電圧が電源電圧Vccに戻る。駆動トランジスタ553,2のゲート・ソース間電圧VGSが0Vであるため、同駆動トランジスタ553,2のドレイン・ソース間には電流が流れない。

次に、時刻 t 3 において、信号線 X_3 の電圧 $V \times \mathring{m} 0 \ V$ からV D A T A に遷移し、 階調画素データD が書き込まれる(画素データ書込み処理)。これ以降は、第 1 の実施形態と同様の動作が行われ、第 1 の実施形態と同様の利点がある。

第5の実施形態

15

25

図24は、本発明の第5の実施形態に基づく画像表示装置の電気的構成を示す 20 ブロック図であり、ここでは、第1の実施形態を示す図6中の要素と共通の要素 には共通の符号が付されている。

第5の実施形態の画像表示装置では、図6に示した画像表示装置における表示パネル50及びリセット信号線ドライバ90に代えて、異なる構成の表示パネル50E及び異なる機能を有するリセット信号線ドライバ90Eが設けられている。表示パネル50Eには、図6中の画素50」に代えて、異なる構成の画素50E」が設けられている。リセット信号線ドライバ90Eは、リセット制御信号RAに基づいてリセット信号Qとは逆位相のリセット信号QEを各リセット信号線R1、…、R1、…、R1、に印加する。表示パネル50Eでは、リセット信号線R1、…、R1、…、R1、にリセット信号QEが印加される。

5

10

15

20

25

図25は、図24に示した画像表示装置における画素50 $E_{i,j}$ (例えば、i=3, j=2)の電気的構成を示す回路図であり、ここでは、第1の実施形態の画素を示す図7中の要素と共通の要素には共通の符号が付されている。

画素 $50E_{3,2}$ は、図 25に示すように、電源線 51 と、接地線 52 と、選択トランジスタ $153_{3,2}$ と、保持容量 $54_{3,2}$ と、駆動トランジスタ $155_{3,2}$ と、画素表示素子 $56_{3,2}$ と、寄生容量 $57_{3,2}$ と、リセットトランジスタ $158_{3,2}$ とから構成されている。電源線 51 には、接地線 52 を基準として電源電圧 Vcc が供給される。選択トランジスタ $153_{3,2}$ は、ドレイン電極が信号線 X_3 、ソース電極がノード N1、及びゲート電極が走査線 Y_2 に接続され、走査信号 Vc 基づいて信号線 X_3 とノード N1 との間の導通状態をオン/オフ制御する。

保持容量 $5.4_{3,2}$ は、ノード N.1 とノード N.2 との間に接続され、駆動トランジスタ $1.5.5_{3,2}$ のソース電極とゲート電極との間の電圧を保持する。駆動トランジスタ $1.5.5_{3,2}$ は、ソース電極がノード N.2 、ドレイン電極が接地線 5.2 、及びゲート電極がノード N.1 に接続され、ソース電極とゲート電極との間の電圧に基づいて制御される出力電流 1.1 しをノード N.2 から接地線 5.2 へ流す。画素表示素子 $5.6_{3,2}$ は、アノードが電源線 5.1 、及びカソードがノード N.2 に接続されると共に、アノードとカソードとの間に寄生容量 $5.7_{3,2}$ を有し、駆動トランジスタ 1.5 $5.7_{3,2}$ の出力電流 1.1 に基づいた階調の画素を表示する。リセットトランジスタ 1.5 $5.7_{3,2}$ 0 出力電流 1.1 に基づいた階調の画素を表示する。リセットトランジスタ 1.5

この形態の画像表示装置では、選択トランジスタ $153_{3,2}$ 、駆動トランジスタ $155_{3,2}$ 、リセットトランジスタ $158_{3,2}$ が第 1 の実施形態を示す図 7 中の選択トランジスタ $53_{3,2}$ 、駆動トランジスタ $55_{3,2}$ 、リセットトランジスタ $58_{3,2}$ の動作に対して相補的な動作を行い、第 1 の実施形態と同様の処理が行われるため、同様の利点がある。

第6の実施形態

図26は、本発明の第6の実施形態に基づく画像表示装置の電気的構成を示す

15

20

ブロック図であり、ここでは、第5の実施形態の画像表示装置を示す図24中の 要素と共通の要素には共通の符号が付されている。

第6の実施形態の画像表示装置では、図24に示した画像表示装置中の制御回路60及び表示パネル50Eに代えて、異なる機能を有する制御回路60F及び異なる構成の表示パネル50Fが設けられている。制御回路60Fは、図24中のリセット制御信号RAとは異なるタイミングのリセット制御信号RFをリセット信号線ドライバ90Eに供給する。表示パネル50Fには、図24に示す画像表示装置での画素50Eiiiに代えて、異なる構成の画素50Fiiiが設けられている。他は、図24に示すものと同様の構成である。

10 図27は、図26に示す画像表示装置での画素50F_{i,j}(例えば、i=3, j=2)の電気的構成を示す回路図であり、ここでは、第5の実施形態での画素を示す図25中の要素と共通の要素には共通の符号が付されている。

画素 $50F_{3,2}$ では、図 27に示すように、リセットトランジスタ $158_{3,2}$ は、ドレイン電極がノードN 1 に接続され、リセット信号Q E に基づいてノードN 1 と電源線 51 との間の導通状態をオン/オフ制御する。他は、図 25 と同様の構成である。また、画素 $50F_{3,2}$ に隣接する図示しない画素 $50F_{4,2}$ なども、同様の構成になっている。

この画像表示装置では、選択トランジスタ $153_{3,2}$ 、駆動トランジスタ $155_{3,2}$ 、リセットトランジスタ $158_{3,2}$ が第 2 の実施形態を示す図 1 7 中の選択トランジスタ $53_{3,2}$ 、駆動トランジスタ $55_{3,2}$ 、リセットトランジスタ $58_{3,2}$ の動作に対して相補的な動作を行い、第 2 の実施形態と同様の処理が行われるため、同様の利点がある。

第7の実施形態

図28は、本発明の第8の実施形態に基づく画像表示装置の電気的構成を示す 25 ブロック図であり、ここでは、第5の実施形態を示す図24中の要素と共通の要素には共通の符号が付されている。

第7の実施形態の画像表示装置では、図24に示した画像表示装置中の制御回路60及び表示パネル50Eに代えて、異なる機能を有する制御回路60G及び異なる構成の表示パネル50Gが設けられている。また、図24に示したリセッ

10

15

20

25

ト信号線ドライバ90 Eは、削除されている。制御回路60 Gは、制御回路60 とは異なるタイミングで画像入力信号 V Dを信号線ドライバ70 に供給する。表示パネル50 Gには、図24中の画素50 Eに代えて、異なる構成の画素50 Gにが設けられている。他は、図24に示したものと同様の構成である。

図29は、図28に示した画像表示装置における画素50G_{i,j}(例えば、i=3, j=2)の電気的構成を示す回路図であり、ここでは、第5の実施形態の画素を示す図25中の要素と共通の要素には共通の符号が付されている。

画素 $50G_{3,2}$ では、図 29に示すように、図 25 中のリセットトランジスタ $158_{3,2}$ 及びリセット信号線 R_2 が削除されている。他は、図 25 に示す画素と同様の構成である。また、画素 $50G_{3,2}$ に隣接する画素 $50G_{2,2}$, $50G_{4,2}$ なども、同様の構成になっている。

第8の実施形態

図30は、本発明の第8の実施形態に基づく画像表示装置の電気的構成を示す ブロック図であり、ここでは、第4の実施形態を示す図22中の要素、第5の実 施形態を示す図24中の要素、及び第7の実施形態を示す図28中の要素と共通 の要素には共通の符号が付されている。

第8の実施形態の画像表示装置では、図24に示した画像表示装置中の制御回路60、表示パネル50E、及びリセット信号線ドライバ90Eに代えて、新たな機能が付加された制御回路60Hと、図28に示したものと同じ表示パネル50Gと、図22に示したものと同じ電源線電圧切替回路100が設けられている。制御回路60Hは、制御回路60の機能に加え、電源線切替制御信号VHを電源線電圧切替回路100に供給する機能を有している。電源線電圧切替回路100は、電源線51に供給される電圧を電源線切替制御信号VHに基づいて電源電圧Vcc又はグランドレベル(0V)に切り替える。

この画像表示装置では、選択トランジスタ153。2、駆動トランジスタ155

15

25

 $_{3,2}$ が第4の実施形態の選択トランジスタ53 $_{3,2}$ 、駆動トランジスタ55 $_{3,2}$ の動作に対して相補的な動作を行い、第4の実施形態と同様の処理が行われるため、同様の利点がある。

第9の実施形態

5 図31は、本発明の第9の実施形態に基づく画像表示装置の電気的構成を示す ブロック図であり、ここでは、第1の実施形態の画像処理装置を示す図6中の要素と共通の要素には共通の符号が付されている。

第9の実施形態の画像表示装置では、図6に示した画像表示装置中の制御回路 60、表示パネル50、及びリセット信号線ドライバ90に代えて、新たな機能 が付加された制御回路60K、異なる構成の表示パネル50K、及び制御線ドライバ110,120が設けられている。制御回路60Kは、制御回路60の機能 に加え、制御信号CA,CBを制御線ドライバ110,120にそれぞれ供給する機能を有している。表示パネル50Kには、図6に示した画素50,,に代えて、異なる構成の画素50K,,が設けられ、さらに制御線P,,…,P,…,P_m及び制御線Q1,…,Q1,…,Qnが設けられている。制御線ドライバ110は、制御信号CAに基づいて制御線駆動信号 α を制御線P1,…,P1,…,Pnに印加する。また、制御線ドライバ120は、制御信号CBに基づいて制御線駆動信号 β を制御線Q1,…,Q1,…,Qnに印加する。

図32は、図31に示した画像表示装置中の画素50K_{1,1}(例えば、i=3, 20 j=2)の電気的構成を示す回路図であり、ここでは、第1の実施形態の画素を 示す図7中の要素と共通の要素には共通の符号が付されている。

 る。

20

25

駆動トランジスタ1553,2は、ソース電極が電源線51、ドレイン電極がノードN2、及びゲート電極がノードN1に接続され、ソース電極とゲート電極との間の電圧に基づいて制御される出力電流 | Lを電源線51からノードNへ流す。 画素表示素子563,2は、寄生容量573,2を有し、アノードがノードN3、及びカソードが接地線52に接続され、駆動トランジスタ1553,2の出力電流 | LをpMOS1593,2を介して取り込んで接地線52へ流すことにより、同出力電流 | Lに基づいた階調の画素を表示する。制御トランジスタ1583,2は、ソース電極がノードN1、ドレイン電極がノードN2、及びゲート電極が制御線P2に接続され、制御線駆動信号αに基づいてノードN1とノードN2との間の導通状態をオン/オフ制御する。pMOS1593,2は、ソース電極がノードN2、ドレイン電極がノードN3、及びゲート電極が制御線Q2に接続され、制御線駆動信号βに基づいてノードN3、及びゲート電極が制御線Q2に接続され、制御線駆動信号βに基づいてノードN3との間の導通状態をオン/オフ制御する。また、他の画素50K」も、同様の構成になっている。

15 図33及び図34は、図32に示した画像表示部50K_{3,2}の動作を説明するタイムチャートである。これらの図を参照して、この形態の画像表示装置の表示制御方法について説明する。

図33に示すように、保持期間 T1では、選択トランジスタ153 $_{3,2}$ 、駆動トランジスタ、リセットトランジスタ158 $_{3,2}$ 、 $_{1}$ 0 MOS159 $_{3,2}$ がオフ状態になっている。時刻 $_{1}$ 1において選択期間 $_{1}$ 1 が開始すると、走査信号 $_{1}$ 2 が走査線 $_{2}$ 2 に印加されて選択トランジスタ153 $_{3,2}$ 3がオフ状態からオン状態になり、信号線 $_{1}$ 3 から階調画素データ $_{2}$ 5 の信号電荷が保持容量 $_{3,2}$ 6 で蓄積される(画素データ 魯込み処理)。

次に、時刻 t s において、選択トランジスタ 1 5 3 $_{3,2}$ がオフ状態、及び制御トランジスタ 1 5 8 $_{3,2}$ がオン状態になり、保持容量 5 4 $_{3,2}$ の電荷の放電が制御トランジスタ 1 5 8 $_{3,2}$ 及び駆動トランジスタ 1 5 5 $_{3,2}$ を介して開始する。一定時間の放電後、時刻 t 2 において、制御トランジスタ 1 5 8 $_{3,2}$ がオフ状態、及び p M O S 1 5 9 $_{3,2}$ がオン状態になる(放電処理)。駆動トランジスタ 1 5 5 $_{3,2}$ のゲート・ソース間電圧 V G S が保持容量 5 4 $_{3,2}$ によって保持されるため(画素データ

保持処理)、画素表示素子 $5 \, 6_{3,2}$ に一定の電流 $1 \, L$ が流れ続ける。これ以降は、第 1 の実施形態と同様に、画素表示素子 $5 \, 6_{2,2}$, $5 \, 6_{3,2}$, $5 \, 6_{4,2}$ に流れる電流のばらつきが小さくなり、画素表示素子 $5 \, 6_{2,2}$, $5 \, 6_{3,2}$, $5 \, 6_{4,2}$ で表示される画素の輝度階調のばらつきが小さくなって表示画面の品位が向上する。

5 また、図34に示すように、選択期間T2において、制御トランジスタ158 3,2がオン状態になり、駆動トランジスタ1553,2のドレイン電極とゲート電極とが接続された状態で信号線 X 3から階調画素データ D の信号電荷が保持容量 543,2 に書き込まれる(画素データ書込み処理)。この後、時刻tsにおいて、選択トランジスタ1533,2がオフ状態になり、保持容量 543,2 の電荷の放電が制御トランジスタ1583,2 及び駆動トランジスタ1553,2を介して開始する。一定時間の放電後、時刻t2において、制御トランジスタ1583,2がオフ状態、及びpMOS1593,2がオン状態になる(放電処理)。駆動トランジスタ1553,2のゲート・ソース間電圧VGSが保持容量 543,2によって保持されるため(画素データ保持処理)、画素表示素子563,2に一定の電流 I L が流れ続ける。これ以降は、第1の実施形態と同様に、画素表示素子562,563,2、564,2に流れる電流のばらつきが小さくなり、同画素表示素子562,563,2、564,2で表示される画素の

第10の実施形態

25

図35は、本発明の第10の実施形態に基づく画像表示装置の電気的構成を示 20 すブロック図であり、ここでは、第9の実施形態の画像表示装置を示す図31中 の要素と共通の要素には共通の符号が付されている。

輝度階調のばらつきが小さくなって表示画面の画質が向上する。

第10の実施形態の画像表示装置では、図31に示した画像表示装置での表示パネル50Kに代えて、異なる構成の表示パネル50Lが設けられている。表示パネル50Lには、図31中の画素50Ki,jに代えて、異なる構成の画素50Li,が設けられている。

図36は、図35に示す画像表示装置での画素50L_{1,j}(例えば、i=3, j=2)の電気的構成を示す回路図であり、ここでは、第9の実施形態の画素を示す図32中の要素と共通の要素には共通の符号が付されている。

画素50L32では、図36に示すように、制御トランジスタ15832のドレイ

15

25

ン電極がノードN2に接続され、同ノードN2に駆動トランジスタ155 $_{3,2}$ のゲート電極が接続されている。また、制御トランジスタ158 $_{3,2}$ のソース電極がノードN1に接続され、同ノードN1に駆動トランジスタ155 $_{3,2}$ のドレイン電極が接続されている。制御トランジスタ158 $_{3,2}$ は、制御線駆動信号 α に基づいてノードN1とノードN2との間の導通状態をオン/オフ制御する。他は、図32に示したものと同様の構成である。

この画像表示装置では、上記の第9の実施形態の図34に示す処理と同様の処理が行われ、同様の利点がある。

第11の実施形態

10 図37は、本発明の第11の実施形態に基づく画像表示装置の電気的構成を示すプロック図であり、ここでは、第9の実施形態の画像表示装置を示す図31中の要素と共通の要素には共通の符号が付されている。

第11の実施形態の画像表示装置では、図31に示した画像表示装置中の制御回路60K及び表示パネル50Kに代えて、異なる機能を有する制御回路60M及び異なる構成の表示パネル50Mが設けられ、制御線ドライバ120が削除されている。制御回路60Mは、制御回路60Kの機能から制御信号CBを出力する機能が削除されている。表示パネル50Mでは、図31中の画素50K_{i,j}に代えて異なる構成の画素50M_{i,j}が設けられており、さらに制御線Q₁,…,Q_j,…,Q_mが削除されている。

20 図38は、図37に示した画像表示装置での画素50M_{i,j}(例えば、i=3, j=2)の電気的構成を示す回路図であり、ここでは、第10の実施形態を示す 図36中の要素と共通の要素には共通の符号が付されている。

画素 $50M_{3,2}$ では、図 36に示した画素 $50L_{3,2}$ の構成に加えて入力駆動トランジスタ $258_{3,2}$ が設けられ、 $pMOS159_{3,2}$ 及び制御線 Q_2 が削除されている。また、入力駆動トランジスタ $258_{3,2}$ は、pMOSで構成され、ソース電極が電源線 51、ドレイン電極がノードN 1、及びゲート電極がノードN 3 に接続され、ソース電極とゲート電極との間の電圧に基づいて制御される出力電流を電源線 51 からノードN 1 へ流す。出力駆動トランジスタ $155_{3,2}$ のドレイン電極はノードN 2 に接続され、同ノードN 2 に画素表示素子 $56_{3,2}$ のアノードが接続されて

10

15

20

いる。出力駆動トランジスタ155 $_{3,2}$ のゲート電極は、ノードN3に接続されている。他は、図36に示したものと同様の構成である。

図39は、図38に示した画像表示部 $50M_{3,2}$ の動作を説明するためのタイムチャートである。この図を参照して、第11の実施形態の画像表示装置の表示制御方法について説明する。

図39に示すように、保持期間 T1では、選択トランジスタ153 $_{3,2}$ 、制御トランジスタ158 $_{3,2}$ 、pMOS159 $_{3,2}$ がオフ状態になっている。時刻 t1において選択期間 T2が開始すると、走査信号 Vが走査線 Y $_2$ に印加されて選択トランジスタ153 $_{3,2}$ がオフ状態からオン状態になり、制御線駆動信号 α が制御線 P $_2$ に印加されて制御トランジスタ158 $_{3,2}$ がオフ状態からオン状態になり、信号線 X $_3$ から階調画素データの信号電荷が保持容量 54 $_{3,2}$ に蓄積される(画素データ書込み処理)。

次に、時刻 t s において、選択トランジスタ 1 5 3 $_{3,2}$ がオフ状態になり、保持容量 5 4 $_{3,2}$ の電荷の放電が制御トランジスタ 1 5 8 $_{3,2}$ 及び入力駆動トランジスタ 2 5 8 $_{3,2}$ を介して開始する(放電処理)。一定時間の放電後、時刻 t 2 において、制御トランジスタ 1 5 8 $_{3,2}$ がオフ状態になり、出力駆動トランジスタ 1 5 5 $_{3,2}$ のゲート電極がフローティングになる。出力駆動トランジスタ 1 5 5 $_{3,2}$ のゲート・ソース間電圧 V G S が保持容量 5 4 $_{3,2}$ によって保持されるため(画素データ保持処理)、画素表示素子 5 6 $_{3,2}$ に一定の電流 I L が流れ続ける。上記放電処理において、一定時間の放電動作を行うことにより、入力駆動トランジスタ 2 5 8 $_{3,2}$ 及び出力駆動トランジスタ 1 5 5 $_{3,2}$ のソース・ドレイン間の電流のばらつきが小さくなり、第 9 の実施形態と同様の利点がある。

第12の実施形態

図40は、本発明の第12の実施形態に基づく画像表示装置の電気的構成を示 25 すプロック図であり、ここでは、第11の実施形態の画像表示装置を示す図37 中の要素と共通の要素には共通の符号が付されている。

第12の実施形態の画像表示装置では、図37に示した画像表示装置での表示パネル50Mに代えて、異なる構成の表示パネル50Nが設けられている。表示パネル50Nでは、図37中の画素50M,,に代えて、異なる構成の画素50N

15

20

25

山が設けられている。

図41は、図40に示す画像表示装置での画素50N_{1.1}(例えば、i=3, j=2)の電気的構成を示す回路図であり、ここでは、第11の実施形態の画素を示す図38中の要素と共通の要素には共通の符号が付されている。

画素 5 0 N_{3,2}では、入力駆動トランジスタ 2 5 8_{3,2}のゲート電極がノード N 1 に接続されている。入力駆動トランジスタ 2 5 8_{3,2}は、ソース電極とゲート電極 との間の電圧に基づいて制御される出力電流を電源線 5 1 からノード N 1 へ流す。他は、図 3 8 に示したものと同様の構成である。この画像表示装置では、第 1 1 の実施形態と同様の処理が行われ、同様の利点がある。

10 第13の実施形態

図42は、本発明の第13の実施形態に基づく電流制御素子の駆動回路の構成 を示す回路図である。

第13の実施形態において、電流制御素子の駆動回路は、概して、電源線1と接地線2と信号線3との間に接続された、選択トランジスタ4と、保持容量5と、駆動トランジスタ6と、典型的には画素表示素子である電流制御素子7と、寄生容量8とから構成されている。

選択トランジスタ4は、Nチャネル電界効果トランジスタ(nMOS)からなり、ゲート電極を選択線(不図示)に接続され、ドレイン電極を信号線3に接続され、ソース電極を駆動トランジスタ6のゲート電極に接続されている。保持容量5は、駆動トランジスタ6のゲート電極とソース電極の間に接続されている。駆動トランジスタ6は、nMOSからなり、ゲート電極を選択トランジスタ4のソース電極と保持容量5の一端に接続され、ドレイン電極を電源線1に接続され、ソース電極を電流制御素子7のアノードに接続されている。電流制御素子7は、有機EL素子などの画素表示素子であって、駆動トランジスタ6のソース電極と接地線2との間に接続され、駆動トランジスタ6の電流1Lに応じた輝度で発光する。寄生容量8は、電流制御素子7の両端の寄生容量である。

図43は、この電流制御素子の駆動回路の動作を説明するタイミングチャートである。また、図44は、駆動トランジスタのIDS-VGS特性を示し、図45は、電流制御素子のIL-VL特性を示し、図46は、駆動トランジスタの特

15

25

性がばらついているときのIDS-VGS特性を示し、図47は、駆動トランジスタの特性がばらついているときのVGSの過渡特性を示している。以下、図42~図46を参照して、本実施形態の電流制御素子の駆動回路の動作を説明する。

図43に示すように、駆動回路の選択期間が開始されると、選択トランジスタ4が遮断状態から導通状態に切り替えられる。このとき、信号線3に入力される電圧VDATAは、接地線2と同電位の0Vとする。この状態では、選択トランジスタ4が導通状態であるため、保持容量5の電荷は、信号線3を介して放電が開始される。同時に、電流制御素子7の寄生容量8の電荷が、電流制御素子7を経て放電される。

10 選択期間が開始されてから充分な時間が経過すると、駆動トランジスタ6のゲート電圧VGとソース電圧VSがともに0Vとなる。駆動トランジスタ6のゲート・ソース間電圧VGSはゼロであるため、駆動トランジスタ6のドレイン・ソース間には電流が流れない。

次に、信号線3の入力電圧が0VからVAに切り替えられる。信号線3が0VからVAに切り替えられた直後には、駆動トランジスタ6のゲート・ソース間電圧VGSは、保持容量5の容量値CSと電流制御素子7の寄生容量8の容量値CLとから、次式のようになる。

$$VGS = VA \times CL / (CS + CL) \qquad \cdots (2)$$

一方、駆動トランジスタ6のソース電圧VSは、次式のようになる。

$$20 \qquad VS = VA \times CS / (CS + CL) \qquad \cdots (3)$$

ただし、このとき、駆動トランジスタ6のゲート・ソース間電圧VGSは、図44に示す駆動トランジスタのIDS-VGS特性において、しきい値電圧VTよりも大きいことが必要である。また、電流制御素子7の端子間電圧VL、すなわち、駆動トランジスタ6のソース電圧VSは、図45に示す電流制御素子7の電圧-電流特性において、順方向の立ち上がり電圧VOFFよりも小さいことが必要である。すなわち、

$$VGS>VT$$
 ...(4)

駆動トランジスタ6のゲート・ソース間電圧VGSは、しきい値電圧VTより

WO 03/075256

10

15

25

も大きいため、駆動トランジスタ6のドレイン・ソース間に電流が流れる。この 駆動トランジスタ6のドレイン・ソース間電流によって、電流制御素子7の寄生 容量8に電荷が充電されて、電流制御素子7の端子間電圧VL、すなわち駆動ト ランジスタ6のソース電圧VSが上昇する。

5 同時に、駆動トランジスタ6のゲート電圧VGが一定値VAであるため、駆動トランジスタ6のゲート・ソース間電圧VGSは、減少しながらしきい値電圧V Tに近づき、駆動トランジスタ6のソース電圧VSは、(VA-VT)に近づく。

この際、駆動トランジスタ6は、ガラス基板上に形成された薄膜トランジスタ等であるため、図46に示すように、ドレイン・ソース間電流 I D S と、ゲート・ソース間電圧 V G S との関係を示す I D S - V G S 特性は、同じドレイン・ソース間電流 I D S に対して、個々のトランジスタ6a,6b及び6cの特性に応じて、V G S が V T a , V T b 及び V T c で示されるように大きくばらつく。

そこで図47に示すように、駆動トランジスタ6a,6b及び6cのゲート・ソース間電圧VGSは、充分な時間が経過すると、信号電圧VAの入力直後の値VA×CL/(CS+CL)から、個々のトランジスタのしきい値VTa,VTb及びVTcとなり、それまでの時間も、Ta,Tb及びTcのように異なっている。そして、充分な時間が経過したとき、駆動トランジスタ6のドレイン・ソース間には電流が流れないようになり、駆動トランジスタ6のゲート・ソース間電圧VGSはしきい値電圧VTとなる。

20 VGS=VT ...(6)

一方、駆動トランジスタ6のソース電圧VSは、次式のようになる。

 $VS = VA - VT \qquad \cdots (7)$

ただし、このとき、駆動トランジスタ6のソース電圧VSは、図45に示された電流制御素子7のIL-VL特性において、電流制御素子7の順方向立ち上がり電圧VOFFよりも小さくなるように、容量値CS,CLを選定することが必要である。

V S < V O F F ...(8)

次に、信号線3に入力する電圧VDATAがVAからVBに切り替えられる。 ここで、VBはVAと同じ値(非発光状態)、又はVAより大きい値(発光状

25

態)である。VAからVBに切り替えたときの電圧差(VB-VA)は、駆動トランジスタ6のゲート・ソース間保持容量5の容量値CSと、電流制御素子7の寄生容量8の容量値CLとに容量分割して印加される。従って、このときの駆動トランジスタ6のゲート・ソース間電圧VGSと、駆動トランジスタ6のソース電圧VSとは、それぞれ次式のようになる。

$$VGS = VT + (1 - CS/CL) \cdot (VB - VA) \qquad \cdots (9)$$

$$VS = VA - VT + (VB - VA) CS/CL \qquad \cdots (10)$$

上式からわかるように、(VGS-VT)が(VB-VA)で決まるので、駆動トランジスタ6のしきい値にばらつきがあっても、このばらつきが補正されるので、VBとVAを適正な値に設定することによって、電流制御素子7に流れる電流値が制御される。

次に、選択トランジスタ4を導通状態から遮断状態に切り替えることによって、 非選択期間に入る。非選択期間に入ると、駆動トランジスタ6のゲート・ソース 間電圧VGSは、保持容量5によって保持されるようになる。

15 駆動トランジスタ6のソース電圧VSは、駆動トランジスタ6を介して電流制 御素子7の寄生容量8に電荷が充電されるのに応じて上昇し、駆動トランジスタ6のゲート電圧VGも、保持容量5を介してゲート・ソース間電圧VGSを一定に維持したまま、同時に上昇する。電流制御素子7は、駆動トランジスタ6のソース電圧VSが、電流制御素子7の順方向の立ち上がり電圧VOFFを超えたと20 き発光を開始し、以後、非選択期間が終了するまで、発光し続ける。

電流制御素子7の端子間電圧 V L が、駆動トランジスタ6のゲート・ソース間電圧 V G S によって定まる電流 I L を流すのに充分な電圧に到達すると、駆動トランジスタ6のゲート電圧 V G とソース電圧 V S の上昇は停止して一定となる。

その後は、駆動トランジスタ6のゲート・ソース間電圧VGSが保持容量5によって保持されるため、電流制御素子7に一定電流 Lが流れ続ける。

このように、本実施形態の電流制御素子の駆動回路では、選択トランジスタ4と駆動トランジスタ6との2個のトランジスタと、保持容量5とからなる最小限の素子構成で、駆動トランジスタ6のしきい値を補正して、その変化の影響を受けないようにすることができる。

15

本実施形態によれば、図4に示した従来の電流制御素子の駆動回路と比較して、 画素回路を構成する素子数が1/2となるので、画素の開口率を大きくできると ともに、製造プロセスが容易になる。また、一般に、電流制御素子7の寄生容量 8の容量値CLは、保持容量5の容量値CSより大きいので、より小さな書き込 み電圧で、駆動回路の書き込みを行うことができ、消費電力の点からも有利であ る。

図42に示された第13の実施形態の駆動回路では、制御方法を変えることによって、異なる動作を行わせることができる。以下においては、これらの場合の 実施形態について説明する。

10 第14の実施形態

図48は、本発明の第14の実施形態に基づく電流制御素子の駆動回路の動作を説明するタイミングチャートである。この実施形態で用いる電流制御素子の駆動回路の構成は、図42に示したものと同様であるが、制御方法が異なっているため、その動作も異なっている。以下、図48を参照して、第14の実施形態での電流制御素子の駆動回路の動作を説明する。

駆動回路の選択期間が開始されると、選択トランジスタ4が遮断状態から導通 状態に切り替えられる。このとき、信号線3に入力される電圧は、駆動トランジ スタ6がオンするのに充分な大きさの電圧とする。また、これと同時に、電源線 1の電位を0Vとする。

- 20 駆動トランジスタ6がオンしているため、電流制御素子7の寄生容量8の電荷が、駆動トランジスタ6を介して放電される。駆動トランジスタ6のソース電圧 VSがゼロになってから、信号線3の電圧を接地電位0Vにする。選択トランジスタ4が導通状態になっているため、保持容量5の電荷が放電されて、駆動トランジスタ6のゲート電圧VGが0Vになる。
- 25 このあと、電源線1の電圧をもとの電源線電圧レベルに戻す。駆動トランジスタ6のゲート・ソース間電圧VGSはゼロであるため、駆動トランジスタ6のドレイン・ソース間に電流は流れない。

次に、信号線3の入力電圧を0VからVAに切り替える。以降の動作は、第13の実施形態の場合と同様に行われる。

15

20

25

このように、第14の実施形態の電流制御素子の駆動回路では、第13の実施 形態の場合と同様に、選択トランジスタ4と駆動トランジスタ6との2個のトラ ンジスタと、保持容量5とからなる最小限の素子構成で、駆動トランジスタ6の しきい値を補正して、その変化の影響を受けないようにすることができるととも に、選択期間の初期に駆動トランジスタをオンにし、電源線1の電位を0Vにす るので、電流制御素子7の寄生容量8の電荷を駆動トランジスタ6を経て電源線 1に放電することができ、従って、駆動トランジスタ6のソース電圧の降下が速 いので、選択期間を短縮することが可能になる。

第15の実施形態

10 図49は、本発明の第15の実施形態に基づく電流制御素子の駆動回路の構成 を示す回路図であり、図50は、この回路の動作を説明するタイミングチャート である。

図49に示す電流制御素子の駆動回路は、概して、電源線1と接地線2と信号線3との間に接続された、選択トランジスタ4と、保持容量5と、駆動トランジスタ6と、画素表示素子などの電流制御素子7と、寄生容量8と、スイッチングトランジスタ9とから構成されている。そしてこの回路においては、電源線1、接地線2、信号線3、選択トランジスタ4、保持容量5、駆動トランジスタ6、電流制御素子7及び寄生容量8の構成は、図42に示された第13の実施形態の場合と同様であるが、これらに加えて、図49に示すようにスイッチングトランジスタ9を有する点が、第13の実施形態と異なっている。スイッチングトランジスタ9は、nMOSからなり、ゲート電極を選択線に接続され、ドレイン電極を駆動トランジスタ6のソース電極及び保持容量5の一端に接続され、ソース電極を接地線2に接続されている。

以下、図49及び図50を参照して、この実施形態の電流制御素子の駆動回路 の動作を説明する。

駆動回路の選択期間が開始されると、選択線からの制御によって、選択トランジスタ4とスイッチングトランジスタ9が、遮断状態から導通状態に切り替えられる。このとき、信号線3に入力される電圧は、接地線2と同じ0 V とする。選択トランジスタ4とスイッチングトランジスタ9が導通状態になったことによっ

15

て、保持容量5の電荷と、電流制御素子7の寄生容量8の電荷とが放電されるので、駆動トランジスタ6のゲート電圧VGとソース電圧VSが0Vとなる。このとき、駆動トランジスタ6のゲート・ソース間電圧VGSは0Vなので、駆動トランジスタ6のドレイン・ソース間には電流が流れない。

5 次に、選択線からの制御によって、スイッチングトランジスタ9が遮断状態と されるとともに、信号線3の入力電圧が、0VからVAに切り替えられる。

これ以降の動作は、第13の実施形態の場合と同様である。

このように、第15の実施形態の電流制御素子の駆動回路によれば、第13の 実施形態の回路の場合と同様に駆動トランジスタ6のしきい値を補正して、その 変化の影響を受けないようにすることができる。

この際、第13の実施形態の場合と比較して、スイッチングトランジスタ9が 余分に必要となるが、スイッチングトランジスタ9による保持容量5及び電流制 御素子7の寄生容量8のリセットを、選択トランジスタ4による保持容量5の書 き込みと独立に行うことができるので、リセットの時期を選択することによって、 保持容量5及び寄生容量8のリセットをより確実に行うことができるようになる。

第16の実施形態

図51は、本発明の第16の実施形態に基づく電流制御素子の駆動回路の構成 を示す回路図であり、図52はこの電流制御素子の駆動回路の動作を説明するタ イミングチャートである。

- 20 第16の実施形態の電流制御素子の駆動回路は、概して、電源線1と接地線2と信号線3との間に接続された、選択トランジスタ4と、保持容量5と、駆動トランジスタ6と、電流制御素子7と、寄生容量8と、スイッチングトランジスタ33とから構成されている。この電流制御素子の駆動回路においては、電源線1,接地線2,信号線3,選択トランジスタ4,保持容量5,駆動トランジスタ6,
- 25 電流制御素子7及び寄生容量8の構成は、図42に示された第13の実施形態の 回路の場合と同様であるが、これらに加えて、図51に示すスイッチングトラン ジスタ33を有する点が、第13の実施形態の場合と異なっている。スイッチン グトランジスタ33は、nMOSからなり、ゲート電極を選択線に接続され、ド レイン電極を駆動トランジスタ6のゲート電極及び保持容量5の一端に接続され、

ソース電極を接地線2に接続されている。

以下、図51及び図52を参照して、第16の実施形態の電流制御素子の駆動 回路の動作を説明する。

駆動回路の選択期間が開始される前の一定期間、選択線からの制御によって、 スイッチングトランジスタ33を導通状態にする。スイッチングトランジスタ33が導通状態なので、駆動トランジスタ6のゲート電圧VGはゼロとなり、これによって、駆動トランジスタ6のゲート・ソース間電圧VGSは負の電圧となる ため、駆動トランジスタ6は遮断状態となる。このとき、電流制御素子7の寄生 容量8に蓄積されている電荷は、電流制御素子7を介して接地線2に放電される。

10 スイッチングトランジスタ33が導通状態になってから、充分長い時間が経過すると、電流制御素子7の寄生容量8に蓄積されていた電荷はすべて放電されて、駆動トランジスタ6のソース電圧VSは0Vとなる。この期間中、選択トランジスタ4は、選択線からの制御によって、遮断状態とされている。

次に、駆動回路の選択期間が開始されると、選択線からの制御によって、スイッチングトランジスタ33が、導通状態から遮断状態に切り替えられる。次に、選択トランジスタ4が、選択線からの制御によって、遮断状態から導通状態に切り替えられる。このとき、信号線3の入力電圧VDATAとして、VAが入力されている。

これ以降の動作は、第13の実施形態の場合と同様である。

20 このように、本実施形態の電流制御素子の駆動回路によれば、第13の実施形態の場合と同様に駆動トランジスタ6のしきい値を補正して、その変化の影響を受けないようにすることができる。この際、第1の実施形態の場合と比較して、この実施形態では、スイッチングトランジスタ33が余分に必要となるが、スイッチングトランジスタ33による保持容量5及び電流制御素子7の寄生容量8のリセットを、選択トランジスタ4による保持容量5の書き込みと独立に行うことができるので、リセットの時期を選択することによって、保持容量5及び寄生容量8のリセットをより確実に行うことができるようになる。

以上の第13乃至第16の実施形態においては、電流制御素子の駆動回路をすべてnMOSによって構成したが、駆動回路をPチャネル電界効果トランジスタ

10

15

20

(pMOS)によって構成することも可能である。以下においては、pMOSを 使用した場合の例について説明する。

第17の実施形態

図53は、本発明の第17の実施形態に基づく電流制御索子の駆動回路の構成 を示す回路図である。

本実施形態の電流制御素子の駆動回路は、概して、電源線1と接地線2と信号 線3との間に接続された、選択トランジスタ4Aと、保持容量5Aと、駆動トラ ンジスタ6Aと、電流制御素子7Aと、寄生容量8Aとから構成されている。選 択トランジスタ4Aは、pMOSからなり、ゲート電極を選択線(不図示)に接 続され、ソース電極を信号線3に接続され、ドレイン電極を駆動トランジスタ6 Aのゲート電極に接続されている。保持容量5Aは、駆動トランジスタ6Aのゲ ート電極とソース電極の間に接続されている。駆動トランジスタ6Aは、pMO Sからなり、ゲート電極を選択トランジスタ4のドレイン電極と保持容量5Aの 一端に接続され、ソース電極を電流制御素子7Aのカソードに接続され、ドレイ ン電極を接地線2に接続されている。電流制御素子7Aは、有機EL素子などの 画素表示素子であって、電源線1と、駆動トランジスタ6Aのソース電極の間に 接続され、駆動トランジスタ6Aの電流ILに応じた輝度で発光する。寄生容量 8 Aは、電流制御素子 7 Aの両端の寄生容量である。

本実施形態の電流制御素子の駆動回路は、図42に示された第13の実施形態 の回路の場合のnMOSからなる選択トランジスタ4及び駆動トランジスタ6を、 p M O S からなる選択トランジスタ 4 A 及び駆動トランジスタ 6 A に置き替えた ものである。したがって、図42に示された回路と比べて、各トランジスタや電 流制御素子に印加される電圧の関係が逆になるので、電流の向きが逆になるが、 その動作は、図42に示された回路の場合と同様であって、図43に示された夕 25 イミングチャートを適用することができるので、以下においては、詳細な説明を 省略する。

このように、本実施形態の電流制御素子の駆動回路では、選択トランジスタ4 Aと駆動トランジスタ6Aとの2個のトランジスタと、保持容量5Aとからなる 最小限の索子構成で、駆動トランジスタ6Aのしきい値を補正して、その変化の

20

影響を受けないようにすることができる。

第17の実施形態によれば、第13の実施形態の場合と同様に、従来の電流制 御素子の駆動回路と比較して、画素回路を構成する素子数を低減して、画素の開 口率を大きくできるとともに、製造プロセスが容易になり、さらに、消費電力が 少なくなるという利点がある。

第18の実施形態

第18の実施形態に基づく電流制御素子の駆動回路の構成は、図53に示された第17の実施形態の場合と同様であるが、制御方法が異なっているため、その動作も異なっている。すなわち、第18の実施形態の電流制御素子の駆動回路は、第4の実施形態の回路の場合におけるnMOSからなる選択トランジスタ4及び駆動トランジスタ6を、pMOSからなる選択トランジスタ4A及び駆動トランジスタ6Aによって置き替えたものである、したがって、第14の実施形態の場合と比べて、各トランジスタや電流制御素子に印加される電圧の関係が逆になるので、電流の向きが逆になるが、その動作は、第14の実施形態の場合と同様であり、図48に示されたタイミングチャートを適用することができるので、以下においては、詳細な説明を省略する。

本実施形態の電流制御素子の駆動回路では、第17の実施形態の場合と同様に、選択トランジスタ4Aと駆動トランジスタ6Aとの2個のトランジスタと、保持容量5Aとからなる最小限の素子構成で、駆動トランジスタ6Aのしきい値を補正して、その変化の影響を受けないようにすることができるとともに、駆動トランジスタ6Aのソース電圧の降下が速いので、選択期間を短縮することができる。

第19の実施形態

図54は、本発明の第19の実施形態に基づく電流制御素子の駆動回路の構成 を示す回路図である。

25 本実施形態の電流制御素子の駆動回路は、概して、電源線1と接地線2と信号線3との間に接続された、選択トランジスタ4Aと、保持容量5Aと、駆動トランジスタ6Aと、電流制御素子7Aと、寄生容量8Aと、スイッチングトランジスタ9Aとから概略構成されている。この電流制御素子の駆動回路においては、電源線1,接地線2,信号線3,選択トランジスタ4A,保持容量5A,駆動ト

15

20

ランジスタ6A,電流制御素子7A及び寄生容量8Aの構成は、図53に示された第17の実施形態の場合と同様であるが、これらに加えて図54に示すスイッチングトランジスタ9Aを有する点が、第17の実施形態の場合と異なっている。

スイッチングトランジスタ9Aは、pMOSからなり、ゲート電極を選択線に 5 接続され、ソース電極を電源線1に接続され、ドレイン電極を駆動トランジスタ 6Aのソース電極及び保持容量5Aの一端に接続されている。

第19の実施形態の電流制御素子の駆動回路は、図49に示された第15の実施形態の場合のnMOSからなる選択トランジスタ4,駆動トランジスタ6及びスイッチングトランジスタ9を、pMOSからなる選択トランジスタ4A,駆動トランジスタ6A及びスイッチングトランジスタ9Aによって置き替えたものである。したがって、図49に示された第15の実施形態の場合と比べて、各トランジスタや電流制御素子に印加される電圧の関係が逆になり、電流の向きが逆になるが、その動作は第15の実施形態の場合と同様であって、図50に示されたタイミングチャートを適用することができるので、以下においては、詳細な説明を省略する。

このように、本実施形態の電流制御素子の駆動回路によれば、第17の実施形態の場合と同様に駆動トランジスタ6Aのしきい値を補整して、その変化の影響を受けないようにすることができる。

この際、第17の実施形態の場合と比較して、スイッチングトランジスタ9Aが余分に必要となるが、スイッチングトランジスタ9Aによる保持容量5A及び電流制御素子7の寄生容量8のリセットを、選択トランジスタ4Aによる保持容量5Aの書き込みと独立に行うことができるので、リセットの時期を選択することによって、保持容量5A及び寄生容量8Aのリセットをより確実に行うことができるようになる。

25 第20の実施形態

図55は、本発明の第20の実施形態に基づく電流制御素子の駆動回路の構成 を示す回路図である。

本実施形態の電流制御素子の駆動回路は、概して、電源線1と接地線2と信号線3との間に接続された、選択トランジスタ4Aと、保持容量5Aと、駆動トラ

10

15

ンジスタ6Aと、電流制御素子7Aと、寄生容量8Aと、スイッチングトランジスタ33Aとから構成されている。この電流制御素子の駆動回路においては、電源線1,接地線2,信号線3,選択トランジスタ4A,保持容量5A,駆動トランジスタ6A,電流制御素子7A及び寄生容量8Aの構成は、図53に示された第17の実施形態の場合と同様であるが、これらに加えて、図55に示す回路におけるものと同じスイッチングトランジスタ33Aを有する点が、第17の実施形態の場合と異なっている。スイッチングトランジスタ33Aは、pMOSPからなり、ゲート電極を選択線に接続され、ソース電極を電源線1に接続され、ドレイン電極を駆動トランジスタ6Aのゲート電極及び保持容量5Aの一端に接続されている。

第20の実施形態の電流制御素子の駆動回路は、図51に示された第16の実施形態の回路の場合のnMOSからなる選択トランジスタ4,駆動トランジスタ6及びスイッチングトランジスタ10を、pMOSからなる選択トランジスタ4A,駆動トランジスタ6A及びスイッチングトランジスタ10Aによって置き替えたものである。したがって、図51に示された第16の実施形態の場合と比べて、各トランジスタや電流制御素子に印加される電圧の関係が逆になるので、電流の向きが逆になるが、その動作は、第16の実施形態の場合と同様であって、図52に示されたタイミングチャートを適用することができるので、以下においては、詳細な説明を省略する。

20 このように、本実施形態の電流制御素子の駆動回路によれば、第17の実施形態の場合と同様に駆動トランジスタ6Aのしきい値を補正して、その変化の影響を受けないようにすることができる。この際、第17の実施形態の場合と比較して、スイッチングトランジスタ33Aが余分に必要となるが、スイッチングトランジスタ33Aによる保持容量5A及び電流制御素子7の寄生容量8のリセットを、選択トランジスタ4Aによる保持容量5Aの書き込みと独立に行うことができるので、リセットの時期を選択することによって、保持容量5A及び寄生容量8Aのリセットをより確実に行うことができるようになる。

以上、この発明の第1乃至第20の実施形態を図面により詳述してきたが、具体的な構成はこれらの実施形態に限られるものではない。

10

15

25

例えば、図7中の選択トランジスタ53,2及びリセットトランジスタ58,2は、 pMOSでも良い。ただし、この場合、ゲート電極に入力する制御信号は、nM OSの制御信号に対して逆位相とする必要がある。同様に、図17中の選択トラ ンジスタ53。2及びリセットトランジスタ58。。、及び図20中の選択トランジ スタ53 $_{3,2}$ は、pMOSでも良い。また、図25中の選択トランジスタ153 $_{3,2}$ 及びリセットトランジスタ158₃₂は、nMOSでも良い。同様に、図27中の 選択トランジスタ1533.2及びリセットトランジスタ1583.2、及び図29中の 選択トランジスタ153ぇは、nMOSでも良い。

第9の実施形態を示す図32中のpMOS159。2、及び第10の実施形態を 示す図36中のpMOS1593.2は、これらを省略してもそれらの実施形態とほ ぼ同様の作用、効果が得られる。また、走査信号Vを走査線Y,, …, Y,, …, Y 『に印加する順序は、線順次に限らず、予め設定された任意の順序で良い。また、 図7、図17、及び図20中の駆動トランジスタ5532、図25、図27、図2 9中の駆動トランジスタ1553.2のソース電極とノードN2との間、又はドレイ ン電極と電源線51との間にフィードバック抵抗を挿入することにより、電流の ばらつきを低減することもできる。同様に、図32、図36、図38、及び図4 1中の駆動トランジスタ1553.2のソース電極と電源線51との間にフィードバ ック抵抗を挿入することにより、電流のばらつきをさらに低減することもできる。 これらの実施形態における表示パネルは、有機EL索子の他、例えば発光ダイオ 20 ード(LED)アレイやフィールド・エミッション・ディスプレイ(FED)な ど、電流駆動されるものであれば、任意のもので良い。

また、第15の実施形態、第16の実施形態、第19の実施形態及び第20の 実施形態において、スイッチングトランジスタによる保持容量5と寄生容量8の 放電は、非選択期間でもよく、又は選択期間の初期でもよい。非選択期間の場合 は、その終期に限らず、任意のタイミングで行うことができる。選択期間の初期 の場合は、選択トランジスタをオフにしておくことが必要である。

各実施形態において、駆動トランジスタがnMOSの場合に、その他の選択ト ランジスタ及びスイッチングトランジスタとしては、nMOSに限らず、nMO SとpMOSとを任意に混用することが可能である。同様に、駆動トランジスタ

がpMOSの場合に、その他の選択トランジスタ及びスイッチングトランジスタとしては、pMOSに限らず、nMOSとpMOSとを任意に混用することが可能である。

さらに、第13万至第20の実施形態で示した電流制御素子の駆動回路は、第1万至第12の実施形態で示したように、多数の電流制御素子すなわち画素表示素子を二次元状に、行方向と列方向とにマトリクス状に配列した画像表示装置における、画素表示素子の駆動回路にも適用可能であって、この場合にも前述の各実施形態における効果と同様の効果を得られることは明らかである。

また、第15の実施形態および第16の実施形態では、スイッチングトランジスタ9のソース電極が、接地線2に接続されているが、接地線2とは異なる電圧の他の電源線に接続し、リセット時の駆動トランジスタ6のソース電圧VSを0Vではない電圧に設定することで、回路設計の許容度を広げることもできる。第19の実施形態および第20の実施形態についても同様な変更が可能である。

10

請求の範囲

1. 第1の電源線と第2の電源線との間に直列に接続された駆動トランジスタ及び画素表示素子と、前記駆動トランジスタのゲート電極に接続された保持容量と、信号線と前記駆動トランジスタのゲート電極との間に接続された選択トランジスタとを有する画素と、

前記選択トランジスタをオン状態にすることにより前記信号線から前記保持容量へ階調画素データを書き込み、前記保持容量に書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電し、この後、前記駆動トランジスタのゲート電極をフローティングにすることにより前記保持容量に蓄積された前記階調画素データの電荷を保持する制御手段と、

を有する画像表示装置。

- 2. 該当する階調画素データが印加される複数の信号線と、走査信号が印加される複数の走査線とを有し、前記各信号線と前記各走査線との交差箇所に前記画素がそれぞれ設けられている表示パネルと、
- 15 画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線 ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、をさらに備え、

前記選択トランジスタは、第1のドレイン電極、第1のソース電極、及び第1 20 のゲート電極を有し、前記駆動トランジスタは、第2のドレイン電極、第2のソ ース電極、及び第2のゲート電極を有し、前記保持容量は前記第2のゲート電極 と前記第2のソース電極との間の電圧を保持し、前記画素表示素子は第1の電極 及び第2の電極を有し、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 25 1のソース電極/第1のドレイン電極が前記第2のゲート電極に接続され、前記 第1のゲート電極が前記走査線に接続され、前記選択トランジスタは、前記走査 信号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オ フ制御し、

前記第2のドレイン電極に第1の電源線が印加され、前記第2のソース電極が

前記第1の電極に接続され、前記駆動トランジスタは前記保持容量が保持する電 圧に基づいて制御される出力電流を前記第2のソース電極から前記第1の電極へ 流し、

前記第2の電極に第2の電源線が接続され、前記画素表示素子は、前記駆動ト 5 ランジスタの前記出力電流に基づいた階調の画素を表示する、請求項1に記載の 画像表示装置。

- 3. 設定された順序で走査信号が前記複数の走査線に印加される、請求項2に記載の画像表示装置。
 - 4. リセット信号が印加される複数のリセット信号線と、
- 10 前記リセット信号を前記各リセット信号線に印加するリセット信号線ドライバ とをさらに有し、

各画素に、第3のドレイン電極、第3のソース電極、及び第3のゲート電極を 有するリセットトランジスタが設けられ、前記第1の電極と前記第2の電極との 間に寄生容量が形成され、

- 15 前記第3のドレイン電極/第3のソース電極が前記第2のソース電極に接続され、前記第3のソース電極/第3のドレイン電極に前記第2の電源線に接続され、前記第3のゲート電極が前記リセット信号線に接続され、前記リセットトランジスタは前記リセット信号に基づいて前記第2のソース電極と前記第2の電源線との間の導通状態をオン/オフ制御し、
- 20 前記制御手段は、前記リセットトランジスタをオン状態にすることにより、前 記保持容量及び寄生容量を放電させ、この後、前記選択トランジスタをオン状態 にする、請求項2に記載の画像表示装置。
 - リセット信号が印加される複数のリセット信号線と、

前記リセット信号を前記各リセット信号線に印加するリセット信号線ドライバ 25 とをさらに有し、

各画素に、第3のドレイン電極、第3のソース電極、及び第3のゲート電極を 有するリセットトランジスタが設けられ、前記第1の電極と前記第2の電極との 間に寄生容量が形成され、

前記第3のドレイン電極/第3のソース電極が前記第2のソース電極に接続さ

20

れ、前記第3のソース電極/第3のドレイン電極に前記第1の電源線に接続され、 前記第3のゲート電極が前記リセット信号線に接続され、前記リセットトランジ スタは前記リセット信号に基づいて前記第2のソース電極と前記第1の電源線と の間の導通状態をオン/オフ制御し、

5 前記制御手段は、前記リセットトランジスタをオン状態にすることにより、前 記保持容量及び寄生容量を放電させ、この後、前記選択トランジスタをオン状態 にする、請求項2に記載の画像表示装置。

- 6. 前記画素表示素子は前記第1の電極と前記第2の電極との間に寄生容量を有し、
- 10 前記制御手段は、前記選択トランジスタをオン状態にすると共に前記信号線からリセット信号電圧を入力することにより、前記保持容量及び寄生容量を放電させ、この後、前記信号線から前記保持容量へ前記階調画素データを書き込む、請求項2に記載の画像表示装置。
 - 7. 前記第1の電源線及び前記第2の電源線にそれぞれ第1の電源電圧及び第2の電源電圧を前記表示パネルへ供給する電源供給回路をさらに有し、

前記画素表示素子は前記第1の電極と前記第2の電極との間に寄生容量を有し、 前記制御手段は、前記第1の電源電圧をリセット信号電圧とすることにより、 前記保持容量及び前記寄生容量を放電させ、この後、前記選択トランジスタをオ ン状態にすることにより、前記信号線から前記保持容量へ前記階調画素データを 書き込む、請求項2に記載の画像表示装置。

- 8. 該当する階調画素データが印加される複数の信号線と、制御線駆動信号が印加される複数の制御線と、走査信号が印加される複数の走査線とを有し、前記各信号線と前記各走査線との交差箇所に前記画素がそれぞれ設けられている表示パネルと、
- 25 画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線 ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、前記制御線駆動信号を前記各制御線に印加する制御線ドライバと、をさらに備え、

10

15

20

25

各画素は、第3のドレイン電極、第3のソース電極、及び第3のゲート電極を 有する制御トランジスタをさらに備え、

前記選択トランジスタは、第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有し、前記駆動トランジスタは、第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有し、前記保持容量は前記第2のゲート電極と前記第2のソース電極との間の電圧を保持し、各画素表示素子は、第1の電極及び第2の電極を有するとともに前記第1の電極と前記第2の電極との間に寄生容量を有し、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記第2のゲート電極に接続され、前記 第1のゲート電極が前記走査線に接続され、前記選択トランジスタは前記走査信 号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ 制御し、

前記第2のソース電極に第1の電源線が接続され、前記駆動トランジスタは前 記保持容量が保持する電圧に基づいて制御される出力電流を前記第2のドレイン 電極から前記第1の電極へ流し、

前記第3のドレイン電極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のドレイン電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御トランジスタは前記制御線駆動信号に基づいて前記第2のゲート電極と前記第2のドレイン電極との間の導通状態をオン/オフ制御し、

前記第2の電極に前記第2の電源線が印加され、前記画素表示素子は、前記駆動トランジスタの前記出力電流に基づいた階調の画素を表示し、

前記制御手段は、前記選択トランジスタをオン状態としかつ前記制御トランジスタをオフ状態とすることにより、前記信号線から前記保持容量へ前記階調画素データを書き込み、前記選択トランジスタをオフ状態としかつ前記制御トランジスタをオン状態とすることにより、前記保持容量に書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電し、この後、前記制御トランジスタをオフ状態にすることにより、前記第2のゲート電極をフローティ

15

ングにして前記保持容量に蓄積された前記階調画素データの電荷を保持する、請求項1に記載の画像表示装置。

9. 該当する階調画素データが印加される複数の信号線と、制御線駆動信号が印加される複数の制御線と、走査信号が印加される複数の走査線とを有し、前記各信号線と前記各走査線との交差箇所に前記画素がそれぞれ設けられている表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

10 前記制御線駆動信号を前記各制御線に印加する制御線ドライバと、をさらに備え、

各画素は、第3のドレイン電極、第3のソース電極、及び第3のゲート電極を 有する制御トランジスタをさらに備え、

前記選択トランジスタは、第1のドレイン電極、第1のソース電極、及び第1 のゲート電極を有し、前記駆動トランジスタは、第2のドレイン電極、第2のソ ース電極、及び第2のゲート電極を有し、前記保持容量は前記第2のゲート電極 と前記第2のソース電極との間の電圧を保持し、各画素表示素子は、第1の電極 及び第2の電極を有するとともに前記第1の電極と前記第2の電極との間に寄生 容量を有し、

- 20 前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記第2のゲート電極に接続され、前記 第1のゲート電極が前記走査線に接続され、前記選択トランジスタは前記走査信 号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ 制御し、
- 25 前記第2のソース電極に第1の電源線が接続され、前記駆動トランジスタは前 記保持容量が保持する電圧に基づいて制御される出力電流を前記第2のドレイン 電極から前記第1の電極へ流し、

前記第3のドレイン電極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のドレイン電極に接

続され、前記第3のゲート電極が前記制御線に接続され、前記制御トランジスタは前記制御線駆動信号に基づいて前記第2のゲート電極と前記第1のドレイン電極との間の導通状態をオン/オフ制御し、

前記第2の電極に前記第2の電源線が印加され、前記画素表示素子は、前記駆動トランジスタの前記出力電流に基づいた階調の画素を表示し、

前記制御手段は、前記選択トランジスタをオン状態としかつ前記制御トランジスタをオン状態とすることにより、前記信号線から前記保持容量へ前記階調画素データを書き込み、前記選択トランジスタをオフ状態としかつ前記制御トランジスタをオン状態とすることにより、前記保持容量に書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電し、この後、前記制御トランジスタをオフ状態にすることにより、前記第2のゲート電極をフローティングにして前記保持容量に蓄積された前記階調画素データの電荷を保持する、請求項1に記載の画像表示装置。

10. 該当する階調画素データが印加される複数の信号線と、制御線駆動信 5 号が印加される複数の制御線と、走査信号が印加される複数の走査線とを有し、 前記各信号線と前記各走査線との交差箇所に前記画素がそれぞれ設けられている 表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

20 前記走査信号を前記各走査線に印加する走査線ドライバと、

前記制御線駆動信号を前記各制御線に印加する制御線ドライバと、

をさらに備え、

各画素は、第3のドレイン電極、第3のソース電極、及び第3のゲート電極を 有する制御トランジスタをさらに備え、

25 前記選択トランジスタは、第1のドレイン電極、第1のソース電極、及び第1 のゲート電極を有し、前記駆動トランジスタは、第2のドレイン電極、第2のソ ース電極、及び第2のゲート電極を有し、前記保持容量は前記第2のゲート電極 と前記第2のソース電極との間の電圧を保持し、各画素表示素子は、第1の電極 及び第2の電極を有するとともに前記第1の電極と前記第2の電極との間に寄生

容量を有し、

5

20

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電極が前記第2のドレイン電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記選択トランジスタは前記走査信号に基づいて前記信号線と前記第2のドレイン電極との間の導通状態をオン/オフ制御し、

前記第2のソース電極に第1の電源線が接続され、前記駆動トランジスタは前 記保持容量が保持する電圧に基づいて制御される出力電流を前記第2のドレイン 電極から前記第1の電極へ流し、

10 前記第3のドレイン電極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のドレイン電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御トランジスタは前記制御線駆動信号に基づいて前記第2のゲート電極と前記第2のドレイン電極との間の導通状態をオン/オフ制御し、

15 前記第2の電極に前記第2の電源線が印加され、前記画素表示素子は、前記駆動トランジスタの前記出力電流に基づいた階調の画素を表示し、

前記制御手段は、前記選択トランジスタをオン状態としかつ前記制御トランジスタをオン状態とすることにより、前記信号線から前記保持容量へ前記階調画素データを書き込み、前記選択トランジスタをオフ状態としかつ前記制御トランジスタをオン状態とすることにより、前記保持容量に書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電し、この後、前記制御トランジスタをオフ状態にすることにより、前記第2のゲート電極をフローティングにして前記保持容量に蓄積された前記階調画素データの電荷を保持する、請求項1に記載の画像表示装置。

25 1 1 . 該当する階調画素データが印加される複数の信号線と、制御線駆動信号が印加される複数の制御線と、走査信号が印加される複数の走査線とを有し、前記各信号線と前記各走査線との交差箇所に前記画素がそれぞれ設けられている表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線

ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、前記制御線駆動信号を前記各制御線に印加する制御線ドライバと、をさらに備え、

5 各画素は、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する制御 トランジスタと、

第4のドレイン電極、第4のソース電極、及び第4のゲート電極を有する入力 駆動トランジスタと、

10 をさらに備え、

15

20

前記選択トランジスタは、第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有し、前記駆動トランジスタは、第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有し、前記保持容量は前記第2のゲート電極と前記第2のソース電極との間の電圧を保持し、各画素表示素子は、第1の電極及び第2の電極を有するとともに前記第1の電極と前記第2の電極との間に寄生容量を有し、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電極が前記第3のドレイン電極/第3のソース電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記選択トランジスタは前記走査信号に基づいて前記信号線と前記第3のドレイン電極/第3のソース電極との間の導通状態をオン/オフ制御し、

前記第2のソース電極に第1の電源線に接続され、前記駆動トランジスタは前 記保持容量が保持する電圧に基づいて制御される第1の出力電流を前記第2のド レイン電極から前記第1の電極へ流し、

25 前記第3のドレイン電極/第3のソース電極が前記第1のソース電極/第1のドレイン電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のゲート電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御トランジスタは前記制御線駆動信号に基づいて前記第1のソース電極/第1のドレイン電極と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記第4のソース電極に第1の電源線が接続され、前記第4のドレイン電極が 前記第1のソース電極/第1のドレイン電極に接続され、前記第4のゲート電極 が前記第2のゲート電極に接続され、前記入力駆動トランジスタは、前記第4の ソース電極と前記第4のゲート電極との間の電圧に基づいて制御される第2の出 力電流を前記第4のソース電極から前記第4のドレイン電極へ流し、

前記第2の電極に前記第2の電源線が印加され、前記画素表示素子は、前記駆動トランジスタの前記第1の出力電流に基づいた階調の画素を表示し、

前記制御手段は、前記選択トランジスタをオン状態としかつ前記制御トランジスタをオン状態とすることにより、前記信号線から前記保持容量へ前記階調画素プータを書き込み、前記選択トランジスタをオフ状態としかつ前記制御トランジスタをオン状態とすることにより、前記保持容量に書き込まれた前記階調画素データの電荷を前記入力駆動トランジスタを介して一定時間放電し、この後、前記制御トランジスタをオフ状態にすることにより、前記第2のゲート電極をフローティングにして前記保持容量に蓄積された前記階調画素データの電荷を保持する、15 請求項1に記載の画像表示装置。

- 12. 該当する階調画素データが印加される複数の信号線と、制御線駆動信号が印加される複数の制御線と、走査信号が印加される複数の走査線とを有し、前記各信号線と前記各走査線との交差箇所に前記画素がそれぞれ設けられている表示パネルと、
- 20 画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線 ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記制御線駆動信号を前記各制御線に印加する制御線ドライバと、

をさらに備え、

25 各画素は、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する制御 トランジスタと、

第4のドレイン電極、第4のソース電極、及び第4のゲート電極を有する入力 駆動トランジスタと、

10

15

20

25

をさらに備え、

前記選択トランジスタは、第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有し、前記駆動トランジスタは、第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有し、前記保持容量は前記第2のゲート電極と前記第2のソース電極との間の電圧を保持し、各画素表示素子は、第1の電極及び第2の電極を有するとともに前記第1の電極と前記第2の電極との間に寄生容量を有し、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電極が前記第3のドレイン電極/第3のソース電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記選択トランジスタは前記走査信号に基づいて前記信号線と前記第3のドレイン電極/第3のソース電極との間の導通状態をオン/オフ制御し、

前記第2のソース電極に第1の電源線に接続され、前記駆動トランジスタは前 記保持容量が保持する電圧に基づいて制御される第1の出力電流を前記第2のド レイン電極から前記第1の電極へ流し、

前記第3のドレイン電極/第3のソース電極が前記第1のソース電極/第1のドレイン電極に接続されるとともに前記第4のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のゲート電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御トランジスタは前記制御線駆動信号に基づいて前記第1のソース電極/第1のドレイン電極と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記第4のソース電極に第1の電源線が接続され、前記第4のドレイン電極が 前記第1のソース電極/第1のドレイン電極に接続され、前記第4のゲート電極 が前記第4のドレイン電極に接続され、前記入力駆動トランジスタは、前記第4 のソース電極と前記第4のゲート電極との間の電圧に基づいて制御される第2の 出力電流を前記第4のソース電極から前記第4のドレイン電極へ流し、

前記第2の電極に前記第2の電源線が印加され、前記画素表示素子は、前記駆動トランジスタの前記第1の出力電流に基づいた階調の画素を表示し、

前記制御手段は、前記選択トランジスタをオン状態としかつ前記制御トランジ

15

20

スタをオン状態とすることにより、前記信号線から前記保持容量へ前記階調画素 データを書き込み、前記選択トランジスタをオフ状態としかつ前記制御トランジ スタをオン状態とすることにより、前記保持容量に書き込まれた前記階調画素デ ータの電荷を前記入力駆動トランジスタを介して一定時間放電し、この後、前記 制御トランジスタをオフ状態にすることにより、前記第2のゲート電極をフロー ティングにして前記保持容量に蓄積された前記階調画素データの電荷を保持する、 請求項1に記載の画像表示装置。

- 13. 前記画素表示素子は、有機エレクトロルミネセンス素子で構成されている、請求項1に記載の画像表示装置。
- 10 14. 第1の電源線と第2の電源線との間に直列に接続された駆動トランジスタ及び画素表示素子と、前記駆動トランジスタのゲート電極に接続された保持容量と、信号線と前記駆動トランジスタのゲート電極との間に接続された選択トランジスタとを有する画素と、を含む画像表示装置の制御方法であって、

前記選択トランジスタをオン状態にすることにより、前記信号線から前記保持 容量へ階調画素データを書き込む画素データ書込み段階と、

前記保持容量に書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電する放電段階と、

前記放電段階の後、前記駆動トランジスタのゲート電極をフローティングにすることにより前記保持容量に蓄積された前記階調画素データの電荷を保持する画素データ保持段階と、

を有する、制御方法。

- 15. 前記画像表示装置は、該当する階調画素データが印加される複数の信号線と、走査信号が印加される複数の走査線とを有し、前記各信号線と前記各走査線との交差箇所に前記画素がそれぞれ設けられている表示パネルと、
- 25 画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線 ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

をさらに備え、

前記選択トランジスタは、第1のドレイン電極、第1のソース電極、及び第1

のゲート電極を有し、前記駆動トランジスタは、第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有し、前記保持容量は前記第2のゲート電極と前記第2のソース電極との間の電圧を保持し、前記画素表示素子は第1の電極及び第2の電極を有し、

5 前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記第2のゲート電極に接続され、前記 第1のゲート電極が前記走査線に接続され、前記選択トランジスタは、前記走査 信号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オ フ制御し、

10 前記第2のドレイン電極に第1の電源線が印加され、前記第2のソース電極が 前記第1の電極に接続され、前記駆動トランジスタは前記保持容量が保持する電 圧に基づいて制御される出力電流を前記第2のソース電極から前記第1の電極へ 流し、

前記第2の電極に第2の電源線が接続され、前記画素表示素子は、前記駆動ト ランジスタの前記出力電流に基づいた階調の画素を表示する、請求項14に記載 の制御方法。

- 16. 設定された順序で走査信号が前記複数の走査線に印加される、請求項 15に記載の制御方法。
- 17. 前配画像表示装置は、リセット信号が印加される複数のリセット信号 20 線と、

前記リセット信号を前記各リセット信号線に印加するリセット信号線ドライバ とをさらに有し、

各画素に、第3のドレイン電極、第3のソース電極、及び第3のゲート電極を 有するリセットトランジスタが設けられ、前記第1の電極と前記第2の電極との 間に寄生容量が形成され、

前記第3のドレイン電極/第3のソース電極が前配第2のソース電極に接続され、前記第3のソース電極/第3のドレイン電極に前記第2の電源線に接続され、前記第3のゲート電極が前記リセット信号線に接続され、前記リセットトランジスタは前記リセット信号に基づいて前記第2のソース電極と前記第2の電源線と

の間の導通状態をオン/オフ制御し、

さらに、前記制御方法は、前記画素データ書込み段階の前に、前記リセットトランジスタをオン状態にすることにより、前記保持容量及び寄生容量を放電させる追加の放電段階を備え、

- 5 前記画素データ保持段階において、前記選択トランジスタをオフ状態にすることにより、前記第2のゲート電極をフローティングにする、請求項15に記載の制御方法。
 - 18. 前記画像表示装置は、リセット信号が印加される複数のリセット信号線と、
- 10 前記リセット信号を前記各リセット信号線に印加するリセット信号線ドライバ とをさらに有し、

各画素に、第3のドレイン電極、第3のソース電極、及び第3のゲート電極を 有するリセットトランジスタが設けられ、前記第1の電極と前記第2の電極との 間に寄生容量が形成され、

- 15 前記第3のドレイン電極/第3のソース電極が前記第2のソース電極に接続され、前記第3のソース電極/第3のドレイン電極に前記第1の電源線に接続され、前記第3のゲート電極が前記リセット信号線に接続され、前記リセットトランジスタは前記リセット信号に基づいて前記第2のソース電極と前記第1の電源線との間の導通状態をオン/オフ制御し、
- 20 前記制御方法は、前記画素データ書込み段階の前に、前記リセットトランジスタをオン状態にすることにより、前記保持容量及び寄生容量を放電させる追加の放電段階をさらに備え、

前記画素データ保持段階において、前記選択トランジスタをオフ状態にすることにより、前記第2のゲート電極をフローティングにする、請求項15に記載の制御方法。

19. 前記画素表示素子は前記第1の電極と前記第2の電極との間に寄生容量を有し、

前記画素データ書込み段階の前に、前記選択トランジスタをオン状態にすると共に前記信号線からリセット信号電圧を入力することにより、前記保持容量及び

寄生容量を放電させる追加の放電段階を備え、

前記画素データ保持段階において、前記選択トランジスタをオフ状態にすることにより、前記第2のゲート電極をフローティングにする、請求項15に記載の制御方法。

5 20. 前記画像表示装置は、前記第1の電源線及び前記第2の電源線にそれ ぞれ第1の電源電圧及び第2の電源電圧を前記表示パネルへ供給する電源供給回 路をさらに有し、

前記画素表示素子は前記第1の電極と前記第2の電極との間に寄生容量を有し、 前記制御方法は、前記画素データ書込み段階の前に、前記第1の電源電圧をリ セット信号電圧とすることにより、前記保持容量及び寄生容量を放電させる追加 の放電段階をさらに備え、

前記画素データ保持段階において、前記選択トランジスタをオフ状態にすることにより、前記第2のゲート電極をフローティングにする、請求項15に記載の制御方法。

15 2 1. 前記画像表示装置は、該当する階調画素データが印加される複数の信号線と、制御線駆動信号が印加される複数の制御線と、走査信号が印加される複数の走査線とを有し、前記各信号線と前記各走査線との交差箇所に前記画素がそれぞれ設けられている表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線 20 ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記制御線駆動信号を前記各制御線に印加する制御線ドライバと、

をさらに備え、

各画素は、第3のドレイン電極、第3のソース電極、及び第3のゲート電極を 25 有する制御トランジスタをさらに備え、

前記選択トランジスタは、第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有し、前記駆動トランジスタは、第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有し、前記保持容量は前記第2のゲート電極と前記第2のソース電極との間の電圧を保持し、各画素表示素子は、第1の電極

10

15

20

及び第2の電極を有するとともに前記第1の電極と前記第2の電極との間に寄生 容量を有し、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電極が前記第2のゲート電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記選択トランジスタは前記走査信号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記第2のソース電極に第1の電源線が接続され、前記駆動トランジスタは前 記保持容量が保持する電圧に基づいて制御される出力電流を前記第2のドレイン 電極から前記第1の電極へ流し、

前記第3のドレイン電極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のドレイン電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御トランジスタは前記制御線駆動信号に基づいて前記第2のゲート電極と前記第2のドレイン電極との間の導通状態をオン/オフ制御し、

前記第2の電極に前記第2の電源線が印加され、前記画素表示素子は、前記駆動トランジスタの前記出力電流に基づいた階調の画素を表示し、

前記画素データ書込み段階において、前記選択トランジスタをオン状態とし、 かつ前記制御トランジスタをオフ状態とすることにより、前記信号線から前記保 持容量へ前記階調画素データを書き込み、

前記放電段階において、前記選択トランジスタをオフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記保持容量に書き込まれた前記階 調画素データの電荷を前記駆動トランジスタを介して一定時間放電させ、

前記画素データ保持段階において、前記制御トランジスタをオフ状態にするこ 25 とにより前記第2のゲート電極をフローティングにする、請求項14に記載の制 御方法。

22. 前記画像表示装置は、該当する階調画素データが印加される複数の信号線と、制御線駆動信号が印加される複数の制御線と、走査信号が印加される複数の走査線とを有し、前記各信号線と前記各走査線との交差箇所に前記画素がそ

れぞれ設けられている表示パネルと、

画像入力信号に基づいて前配階調画素データを前配各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

5 前記制御線駆動信号を前記各制御線に印加する制御線ドライバと、 をさらに備え、

各画素は、第3のドレイン電極、第3のソース電極、及び第3のゲート電極を 有する制御トランジスタをさらに備え、

前記選択トランジスタは、第1のドレイン電極、第1のソース電極、及び第1 のゲート電極を有し、前記駆動トランジスタは、第2のドレイン電極、第2のソ ース電極、及び第2のゲート電極を有し、前記保持容量は前記第2のゲート電極 と前記第2のソース電極との間の電圧を保持し、各画素表示素子は、第1の電極 及び第2の電極を有するとともに前記第1の電極と前記第2の電極との間に寄生 容量を有し、

15 前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記第2のゲート電極に接続され、前記 第1のゲート電極が前記走査線に接続され、前記選択トランジスタは前記走査信 号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ 制御し、

20 前記第2のソース電極に第1の電源線が接続され、前記駆動トランジスタは前 記保持容量が保持する電圧に基づいて制御される出力電流を前記第2のドレイン 電極から前記第1の電極へ流し、

前記第3のドレイン電極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のドレイン電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御トランジスタは前記制御線駆動信号に基づいて前記第2のゲート電極と前記第1のドレイン電極との間の導通状態をオン/オフ制御し、

前記第2の電極に前記第2の電源線が印加され、前記画素表示素子は、前記駆動トランジスタの前記出力電流に基づいた階調の画素を表示し、

前記画素データ書込み段階において、前記選択トランジスタをオン状態とし、 かつ前記制御トランジスタをオン状態とすることにより、前記信号線から前記保 持容量へ前記階調画素データを書き込み、

前記放電段階において、前記選択トランジスタをオフ状態としかつ前記制御ト 5 ランジスタをオン状態とすることにより、前記保持容量に書き込まれた前記階調 画素データの電荷を前記駆動トランジスタを介して一定時間放電させ、

前記画素データ保持段階において、前記制御トランジスタをオフ状態にすることにより前記第2のゲート電極をフローティングにする、請求項14に記載の制御方法。

10 23 前記画像表示装置は、該当する階調画素データが印加される複数の信号線と、制御線駆動信号が印加される複数の制御線と、走査信号が印加される複数の走査線とを有し、前記各信号線と前記各走査線との交差箇所に前記画素がそれぞれ設けられている表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線 15 ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記制御線駆動信号を前記各制御線に印加する制御線ドライバと、

をさらに備え、

25

各画素は、第3のドレイン電極、第3のソース電極、及び第3のゲート電極を 20 有する制御トランジスタをさらに備え、

前記選択トランジスタは、第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有し、前記駆動トランジスタは、第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有し、前記保持容量は前記第2のゲート電極と前記第2のソース電極との間の電圧を保持し、各画素表示素子は、第1の電極及び第2の電極を有するとともに前記第1の電極と前記第2の電極との間に寄生容量を有し、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記第2のドレイン電極に接続され、前 記第1のゲート電極が前記走査線に接続され、前記選択トランジスタは前記走査

10

15

20

25

信号に基づいて前記信号線と前記第2のドレイン電極との間の導通状態をオン/ オフ制御し、

前記第2のソース電極に第1の電源線が接続され、前記駆動トランジスタは前 記保持容量が保持する電圧に基づいて制御される出力電流を前記第2のドレイン 電極から前記第1の電極へ流し、

前記第3のドレイン電極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のドレイン電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御トランジスタは前記制御線駆動信号に基づいて前記第2のゲート電極と前記第2のドレイン電極との間の導通状態をオン/オフ制御し、

前記第2の電極に前記第2の電源線が印加され、前記画素表示素子は、前記駆動トランジスタの前記出力電流に基づいた階調の画素を表示し、

前記画素データ書込み段階において、前記選択トランジスタをオン状態としか つ前記制御トランジスタをオン状態とすることにより、前記信号線から前記保持 容量へ前記階調画素データを書き込み、

前記放電段階において、前記選択トランジスタをオフ状態としかつ前記制御トランジスタをオン状態とすることにより、前記保持容量に書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電させ、

前記画素データ保持段階において、前記制御トランジスタをオフ状態にすることにより前記第2のゲート電極をフローティングにする、請求項14に記載の制御方法。

24. 前記画像表示装置は、該当する階調画素データが印加される複数の信号線と、制御線駆動信号が印加される複数の制御線と、走査信号が印加される複数の走査線とを有し、前記各信号線と前記各走査線との交差箇所に前記画素がそれぞれ設けられている表示パネルと、

画像入力信号に基づいて前配階調画素データを前配各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記制御線駆動信号を前記各制御線に印加する制御線ドライバと、

をさらに備え、

各画素は、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する制御 トランジスタと、

5 第4のドレイン電極、第4のソース電極、及び第4のゲート電極を有する入力 駆動トランジスタと、

をさらに備え、

10

15

20

25

前記選択トランジスタは、第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有し、前記駆動トランジスタは、第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有し、前記保持容量は前記第2のゲート電極と前記第2のソース電極との間の電圧を保持し、各画素表示素子は、第1の電極及び第2の電極を有するとともに前記第1の電極と前記第2の電極との間に寄生容量を有し、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電極が前記第3のドレイン電極/第3のソース電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記選択トランジスタは前記走査信号に基づいて前記信号線と前記第3のドレイン電極/第3のソース電極との間の導通状態をオン/オフ制御し、

前記第2のソース電極に第1の電源線に接続され、前記駆動トランジスタは前 記保持容量が保持する電圧に基づいて制御される第1の出力電流を前記第2のド レイン電極から前記第1の電極へ流し、

前記第3のドレイン電極/第3のソース電極が前記第1のソース電極/第1のドレイン電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のゲート電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御トランジスタは前記制御線駆動信号に基づいて前記第1のソース電極/第1のドレイン電極と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記第4のソース電極に第1の電源線が接続され、前記第4のドレイン電極が 前記第1のソース電極/第1のドレイン電極に接続され、前記第4のゲート電極 が前記第2のゲート電極に接続され、前記入力駆動トランジスタは、前記第4の

ソース電極と前記第4のゲート電極との間の電圧に基づいて制御される第2の出力電流を前記第4のソース電極から前記第4のドレイン電極へ流し、

前記第2の電極に前記第2の電源線が印加され、前記画素表示素子は、前記駆動トランジスタの前記第1の出力電流に基づいた階調の画素を表示し、

5 前記画素データ書込み段階において、前記選択トランジスタをオン状態としか つ前記制御トランジスタをオン状態とすることにより、前記信号線から前記保持 容量へ前記階調画素データを書き込み、

前記放電段階において、前記選択トランジスタをオフ状態としかつ前記制御トランジスタをオン状態とすることにより、前記保持容量に書き込まれた前記階調画素データの電荷を前記入力駆動トランジスタを介して一定時間放電させ、

前記画素データ保持段階において、前記制御トランジスタをオフ状態にすることにより前記第2のゲート電極をフローティングにする、請求項14に記載の制御方法。

25. 前記画像表示装置は、該当する階調画素データが印加される複数の信 号線と、制御線駆動信号が印加される複数の制御線と、走査信号が印加される複 数の走査線とを有し、前記各信号線と前記各走査線との交差箇所に前記画素がそ れぞれ設けられている表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

20 前記走査信号を前記各走査線に印加する走査線ドライバと、

前記制御線駆動信号を前記各制御線に印加する制御線ドライバと、

をさらに備え、

各画素は、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する制御 25 トランジスタと、

第4のドレイン電極、第4のソース電極、及び第4のゲート電極を有する入力 駆動トランジスタと、

をさらに備え、

前記選択トランジスタは、第1のドレイン電極、第1のソース電極、及び第1

10

15

のゲート電極を有し、前記駆動トランジスタは、第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有し、前記保持容量は前記第2のゲート電極と前記第2のソース電極との間の電圧を保持し、各画素表示素子は、第1の電極及び第2の電極を有するとともに前記第1の電極と前記第2の電極との間に寄生容量を有し、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電極が前記第3のドレイン電極/第3のソース電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記選択トランジスタは前記走査信号に基づいて前記信号線と前記第3のドレイン電極/第3のソース電極との間の導通状態をオン/オフ制御し、

前記第2のソース電極に第1の電源線に接続され、前記駆動トランジスタは前 記保持容量が保持する電圧に基づいて制御される第1の出力電流を前記第2のド レイン電極から前記第1の電極へ流し、

前記第3のドレイン電極/第3のソース電極が前記第1のソース電極/第1のドレイン電極に接続されるとともに前記第4のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のゲート電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御トランジスタは前記制御線駆動信号に基づいて前記第1のソース電極/第1のドレイン電極と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

20 前記第4のソース電極に第1の電源線が接続され、前記第4のドレイン電極が 前記第1のソース電極/第1のドレイン電極に接続され、前記第4のゲート電極 が前記第4のドレイン電極に接続され、前記入力駆動トランジスタは、前記第4 のソース電極と前記第4のゲート電極との間の電圧に基づいて制御される第2の 出力電流を前記第4のソース電極から前記第4のドレイン電極へ流し、

25 前記第2の電極に前記第2の電源線が印加され、前記画素表示素子は、前記駆動トランジスタの前記第1の出力電流に基づいた階調の画素を表示し、

前記画素データ書込み段階において、前記選択トランジスタをオン状態としか つ前記制御トランジスタをオン状態とすることにより、前記信号線から前記保持 容量へ前記階調画素データを書き込み、

前記放電段階において、前記選択トランジスタをオフ状態としかつ前記制御トランジスタをオン状態とすることにより、前記保持容量に書き込まれた前記階調画素データの電荷を前記入力駆動トランジスタを介して一定時間放電させ、

前記画素データ保持段階において、前記制御トランジスタをオフ状態にするこ 5 とにより前記第2のゲート電極をフローティングにする、請求項13に記載の制 御方法。

- 26. 前記画素表示素子は、有機エレクトロルミネセンス素子で構成されている、請求項14に記載の制御方法。
 - 27. 電流制御素子の駆動回路であって、
- 10 第1の電源線と第2の電源線との間に直列に接続された駆動トランジスタと電流制御素子と、

前記駆動トランジスタのゲート電極に接続された保持容量と、

信号線と前記駆動トランジスタのゲート電極との間に接続された選択トランジスタとを備え、

- 15 前記駆動回路の選択期間に、前記選択トランジスタをオンにして前記信号線から第1の信号電圧を入力し、前記保持容量に書き込まれた信号電荷を前記駆動トランジスタを経て放電したのち、前記信号線から第2の信号電圧を入力して前記保持容量に保持し、前記駆動回路の非選択期間に、前記選択トランジスタをオフにして前記駆動トランジスタを経て前記電流制御素子に電流を流す、駆動回路。
- 20 28. 前記保持容量は、前記駆動トランジスタと前記電流制御素子の接続点と、前記駆動トランジスタのゲート電極との間に接続されている、請求項27に記載の駆動回路。
 - 29. 前記駆動回路の選択期間の初期に、前記信号線にリセット信号電圧を入力することによって、前記保持容量及び前記電流制御素子の寄生容量に蓄積されている電荷をリセットする、請求項27に記載の駆動回路。
 - 30. 前記駆動回路の選択期間の初期に、前記駆動トランジスタをオンにし、前記第1の電源線をリセット信号電圧とすることによって、前記保持容量及び前記電流制御素子の寄生容量に蓄積されている電荷をリセットする、請求項27に記載の駆動回路。

- 31. 前記選択トランジスタと前記駆動トランジスタとが、いずれもNチャネル電界効果トランジスタからなる、請求項27に記載の駆動回路。
- 32. 前記選択トランジスタと前記駆動トランジスタとが、いずれもPチャネル電界効果トランジスタからなる、請求項27に記載の駆動回路。
- 5 33. 前記駆動トランジスタのゲート電極とソース電極との間にスイッチングトランジスタを備え、前記駆動回路の非選択期間又は選択期間の初期に、前記スイッチングトランジスタをオンにすることによって、前記保持容量及び前記電流制御素子の寄生容量に蓄積されている電荷をリセットする、請求項27に記載の駆動回路。
- 10 34. 前記駆動トランジスタのゲート電極と前記第2の電源線との間にスイッチングトランジスタを備え、前記駆動回路の非選択期間又は選択期間の初期に、前記スイッチングトランジスタをオンにすることによって、前記保持容量及び前記電流制御素子の寄生容量に蓄積されている電荷をリセットする、請求項27に記載の駆動回路。
- 15 35. 前記選択トランジスタと前記駆動トランジスタと前記スイッチングトランジスタがいずれもNチャネル電界効果トランジスタからなる、請求項33に 記載の駆動回路。
 - 36. 前記選択トランジスタと前記駆動トランジスタと前記スイッチングトランジスタがいずれもNチャネル電界効果トランジスタからなる、請求項34に記載の駆動回路。
 - 37. 前記選択トランジスタと前記駆動トランジスタと前記スイッチングトランジスタがいずれもPチャネル電界効果トランジスタからなる、請求項33に 記載の駆動回路。
- 38. 前記選択トランジスタと前記駆動トランジスタと前記スイッチングト ランジスタがいずれも P チャネル電界効果トランジスタからなる、請求項34に 記載の駆動回路。
 - 39 第1の電源線と第2の電源線との間に直列に接続された駆動トランジスタと電流制御素子と、前記駆動トランジスタのゲート電極に接続された保持容量と、信号線と前記駆動トランジスタのゲート電極との間に接続された選択トラ

ンジスタとを備える駆動回路の駆動方法であって、


前記駆動回路の選択期間に、前記選択トランジスタをオンにして前記信号線から第1の信号電圧を入力し、前記保持容量に書き込まれた信号電荷を前記駆動トランジスタを経て放電させる段階と、


5 前記信号線から第2の信号電圧を入力して前記保持容量に保持させる段階と、 前記駆動回路の非選択期間に、前記選択トランジスタをオフにして前記駆動ト ランジスタを経て前記電流制御素子に電流を流す段階と、


を有する駆動方法。


- 40. 前記保持容量は、前記駆動トランジスタと前記電流制御素子の接続点 10 と、前記駆動トランジスタのゲート電極との間に接続されている、請求項39に 記載の駆動方法。
 - 41. 前記駆動回路の選択期間の初期に、前記信号線にリセット信号電圧を入力することによって、前記保持容量及び前記電流制御素子の寄生容量に蓄積されている電荷をリセットする、請求項39に記載の駆動方法。
- 15 42. 前記駆動回路の選択期間の初期に、前記駆動トランジスタをオンにし、 前記第1の電源線をリセット信号電圧とすることによって、前記保持容量及び前 記電流制御素子の寄生容量に蓄積されている電荷をリセットする、請求項39に 記載の駆動方法。


WO 03/075256





















































図18



WO 03/075256







T1;非選択期間 T2;選択期間 T3;非選択期間

図21

WO 03/075256





52


-GND


図23


図25


1553.2


1533.2













































































36/39









International application No.
PCT/JP03/02578

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ G09G3/30, 3/20, H05B33/14					
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS	SEARCHED				
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ G09G3/30, 3/20, H05B33/14					
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2003 Kokai Jitsuyo Shinan Koho 1971-2003 Jitsuyo Shinan Toroku Koho 1996-2003					
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where app		Relevant to claim No.		
A	JP 2001-318627 A (Semiconduc Co., Ltd.), 16 November, 2001 (16.11.01), Par. Nos. [0029] to [0034]; F & US 2001/0038098 A1	ig. 18	2-5,8,15-19, 21		
A	JP 2001-147659 A (Sony Corp. 29 May, 2001 (29.05.01), Par. Nos. [0015] to [0018]; F & EP 1102234 A2 & KR & US 6501466 B1		11,24		
Further documents are listed in the continuation of Box C. See patent family annex.					
Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family			
08 2	actual completion of the international search April, 2003 (08.04.03)	Date of mailing of the international sea 22 April, 2003 (22			
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer			
Facsimile No.		Telephone No.			



					
A. 発明の属する分野の分類 (国際特許分類 (IPC))					
Int. C	1' G09G3/30, 3/20, H05B33/14				
B. 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC))					
Int. Cl ⁷ G09G3/30, 3/20, H05B33/14					
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2003年 日本国登録実用新案公報 1994-2003年 日本国実用新案登録公報 1996-2003年					
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)					
C. 関連する	ると認められる文献		_		
引用文献の カテゴリー*		きは、その関連する箇所の表示	関連する 請求の範囲の番号		
A	JP 2001-318627 A(株式会社半導体コ 2001.11.16,【0029】~【0034】,【图 & US 2001/0038098 A1		2-5, 8, 15-19, 21		
A	JP 2001-147659 A (ソニー株式会社) 2001.05.29,【0015】~【0018】,【図 & EP 1102234 A2 & KR 2001051698 A		11, 24		
□ C欄の続	きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。		
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願		の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献			
国際調査を完	了した日 08.04.03	国際調査報告の発送日 22.(04.03		
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		特許庁審査官(権限のある職員) 資本 禎広 電話番号 03-3581-1101	26 9509		